Transmisiile de Date

CUPRINS

=== transmisiile de date ===

CUPRINS

Memoriu justificativ

Transmisiunile de date (TD) reprezintă un tip de comunicații prin care informațiile provenite de la un număr de surse dispersate teritorial sunt transmise unor destinatari și ei dispersați.

Cazul cel mai general îl reprezintă transmiterea informației de la mai multe puncte de lucru la un calculator electronic (CE) central, folosind tehnica telecomunicațiilor și infrastructura specifică acestora. Rețeaua astfel construită se intitulează REȚEA DE TRANSMISIUNI DE DATE (RTD)și oferă următoarele avantaje:

suprimarea suporturilor intermediare (documente) purtătoare de informație, sporirea vitezei de transmitere a informației și a eficienței sistemului;

creșterea operativității și economicității sistemului prin conectarea directă a punctelor de lucru cu CE central;

folosirea în comun practic simultană, a unui CE de mare capacitate și viteză, de un număr sporit de beneficiari.

De asemenea, trebuie menționat că față de celelalte ramuri ale telecomunicațiilor, TD prezintă două caracteristici distinctive:

viteză de transmisiune sporită condiționată de efectuarea schimbului de informații între CE de mare viteză, standardizată la valorile: 200, 600, 1200, 1400, 2400, 4800, 9600 și 48000 biți/s.

corectitudinea sporită a transmisiunii, având în vedere coeficientul de eroare al calculatorului la prelucrarea datelor, cuprins între 10-7 și 10-9 , ceea ce implică luarea unor măsuri speciale pentru sporirea corectitudinii mesajelor.

Semnalele specifice transmisiunilor de date sunt digitale (numerice) și au un caracter discret. În cel mai simplu caz datele pot fi considerate ca simbolurile matematice 0 și 1; în alte situații se preferă reprezentarea lor ca 1.

Codurile binare de linie se utilizează în sistemele de comunicații digitale pentru: facilitarea sincronizării receptorului, eliminarea ambiguităților de fază, reducerea energiei transmise, reducerea lățimii benzii necesare de transmisie, etc.

PARTEA I

NOȚIUNI TEORETICE PRIVIND CODOARELE ȘI DECODOARELE DE DATE

CAPITOLUL I

Coduri binare de linie de date

1.1. Prezentarea generală a codurilor

Simbolurile binare de informație 0 și 1 pot fi reprezentate electric în diferite moduri. Cea mai simplă reprezentare este cea unipolară sau simplu curent, bitul 1 fiind reprezentat de un semnal pozitiv cu nivelul A, iar bitul 0 de un semnal nul, așa cum se arată în figura 1.a). Considerând biții 1 și 0 echiprobabili, valoarea medie a tensiunii semnalului este:

A = p(0).0 + p(1).A = A/2

dacă p(0) = p(1) = 1/ 2

și reprezintă totodată și valoarea de referință în raport cu care se face decizia la recepție. Se observă că ea nu este fermă, fiind afectată de caracteristicile canalului de transmisie. În plus reprezentarea bitului 0 este pasivă, acesta fiind codat prin absența semnalului pozitiv.

Pentru a înlătura acest dezavantaj se poate folosi modul de reprezentare polar sau dublu curent în care bitul 1 este codat prin semnal pozitiv, iar bitul 0 prin semnal negativ de aceeași amplitudine, variantă reprezentată în figura 1.b).

Valoarea medie a tensiunii semnalului în aceleași condiții este:

Amed = p(0).(-A) + p(1).A = 0

În acest mod se elimină dependența tensiunii de referință de caracteristicile canalului.

Un alt tip de codare e cea prin tranziții sau codarea diferențială. Ea implică o asociere a biților 1 și 0 din secvența de date cu tranzițiile din semnal: de exemplu, bitul 1 este asociat cu prezența tranziției, iar bitul 0 cu absența ei, așa cum se observă din figura 1.c).

Se obțin astfel codurile NRZ-M (fig.2) și NRZ-S.

Fig.2

Formele de undă reprezintă semnale codate NRZ-M (Not Return to Zero Mark); în primul caz tranziția are loc la mijlocul intervalului de bit, în celălalt caz , la începutul lui. Codul NRZ-M este descris de:

yk = dk yk-1

Dacă dk = 0 yk = yk-1 și nu există tranziție;

dk = 1 yk = și s-a introdus tranziție.

Se observă că interpretarea formei de undă nu se schimbă la complementarea (inversarea) semnalului recepționat, având în vedere că referința nu este absolută ca în cazul NRZ-L ( Not Return to Zero Level) ci relativă, adică se compară nivelul semnalului pe intervalul considerat cu cel de pe intervalul anterior în scopul determinării prezenței tranziției. Acest tip de codare se folosește cu succes pentru înlăturarea ambiguității de fază, problemă specifică sistemelor de transmisiuni de date de tip PSK (Phase Shift Keying) sau MA-PS.

În codarea NRZ, succesiunile lungi de biți (1 sau 0) conduc la dispariția tranzițiilor de semnal ceea ce face să dispară în spectrul semnalului componenta discretă pe frecvența de transmisie a datelor fbit , necesară pentru funcționarea corectă a circuitului de sincronizare.

Această situație neplăcută este suprimată prin codarea RZ (Return to Zero), în care intervalul de bit este împărțit în două jumătăți, în prima biții fiind codați conform convenției (unipolare sau polare) adoptate, iar în a doua jumătate prin nivelul 0, așa cum se observă în figura 3. Semnalul RZ polar sau BRZ (Bipolar RZ) devine astfel un semnal ternar. Se observă că prin redresarea semnalului BRZ obținem semnalul cu frecvența fbit , indiferent de secvența de date transmisă. În cazul semnalului RZ simplu curent, secvențele lungi de 0 introduc în continuare probleme de sincronizare.

Definind transparența la secvența de biți ca proprietatea sistemului de transmisiuni de date dea putea transporta corect orice secvență de date, se poate remarca faptul că semnalul RZ unipolar nu asigură transparența la secvențe de tipul 00…..000. Aceasta impune combinarea acestei codări cu o codare cu bit de paritate (imparitate), la n biți 0 asociindu-se un bit 1 redundant, în așa fel încât la cel mult n+1 intervale să existe o tranziție.

Fig.3

Spre deosebire de codurile NRZ și RZ, codurile bifazice elimină problema transparenței la secvenței lungi de 0 sau 1 folosind tot o reprezentare binară. Astfel, bitul 1 este reprezentat prin semnal pozitiv pe prima jumătate a intervalului de bit și prin semnal pe cea de a doua jumătate, iar bitul 0 invers. Se obține în acest mod codul bifazic L (Bi-L) sau Manchester, echivalent cu o modulație PSK a semnalului de tact de către secvența de date. Codul Bi-L nu permite însă inversarea polarității liniei telefonice (schimbarea firelor între ele), acest lucru fiind echivalent cu o schimbare a semnului semnalului emis, adică obținerea informației negate.

Pentru eliminarea ambiguității de fază specifice sistemelor PSK, respectiv eliminarea deficienței de mai sus, se recurge la asocierea codării Manchester cu cea diferențială, obținându-se astfel codurile Bi-M (Bi-phase Mark), Bi-S (Bi-phase Space).

În codarea bifazică M ambele simboluri binare sunt reprezentate printr-o tranziție la începutul intervalului de bit. În codarea bifazică S convenția este inversă (fig.4 și 5).

Fig.4

Reducerea la jumătate a intervalului elementar (T/2 în loc de T), în comparație cu codul NRZ-L, conduce practic la o dublare a benzii necesare pentru transmisie, spectrul semnalului fiind mai întins.

Semnalul codat Miller sau DM (Delay Modulation) se obține din semnalul Bi-L grupând tranzițiile în grupuri de câte două și suprimând cea de a doua tranziție. Codarea Miller este echivalentă cu o codare diferențială pentru bitul 1, cu tranzițiile la mijlocul intervalului de bit și o codare diferențială pentru bitul 0, cu tranzițiile la sfârșitul intervalului de bit. Zerourile singulare și cele de la sfârșitul unei secvențe lungi de zerouri sunt codate prin absența tranziției. Formele de undă codate MRZ, Manchester și Miller sunt reprezentate în fig.6.

Fig.5

Forma de undă codată Miller poate fi obținută cu un bistabil tip T atacat de semnalul codat Manchester.

În codarea Miller se obțin intervale semnificative cu lungimea T; 1,5T sau 2T ( T- durata bitului), ceea ce permite obținerea unei viteze de transmisie egală cu cea din cazul NRZ, în condițiile asigurării transparenței la orice secvență de biți. În plus, zerourile singulare fiind codate în mod unic, codul permite și detecția erorilor provocate de ambiguitatea de fază.

Fig.6

1.2. Avantajele utilizării codurilor de linie

Codurile binare de linie se utilizează în sistemele de comunicații digitale pentru: eliminarea ambiguităților de fază, facilitarea sincronizării receptoarelor, reducerea energiei transmise, reducerea lățimii benzii necesare de transmisie.

Facilitarea sincronizării receptorului se face prin crearea unor componente discrete în spectrul semnalului codat pe frecvența de bit sau pe multipli (submultipli ) ai acesteia. Astfel în codului bifazic L (Bi-L) bitul 1 este reprezentat pozitiv pe prima jumătate a intervalului de bit și prin semnal nul pe cea de a doua jumătate, iar bitul 0 invers. Acest lucru este echivalent cu o modulație PSK a semnalului de tact de către semnalul de date.

Eliminarea ambiguităților de fază poate fi realizată prin utilizarea codurilor de tranziție, cum ar fi codurile Bi-M și Bi-S, necesare în cazul transmisiilor cu dublu curent (cu nivele de1) pe cablu.

Reducerea energiei transmise poate fi făcută prin scăderea lățimii impulsului asociat bitului 1 (în cazul codării RZ). Acest lucru este necesar mai ales în cazul sistemelor de transmisie unipolare pe fibră optică.

Reducerea lățimii benzii necesare pentru transmisie prin codare Miller sau MFM duce la dublarea vitezei de transmisie a datelor, iar în cazul transmisiei de date PSK, majoritatea energiei semnalului este concentrată într-un domeniu de frecvență 0-fbit/2.

1.3. Decodarea datelor

Decodarea este operația inversă codării și are ca scop transformarea semnalului codat conform unui anumit cod în semnal NRZ-L. Decodorul diferențial este unul din cele mai utilizate circuite, având în vedere proprietatea codului diferențial de a elimina ambiguitatea de fază. Deoarece în codarea diferențială se asociază unuia din biți o tranziție, iar celuilalt absența tranziției, detectarea tranziției implică compararea nivelului semnalului de pe un interval de bit cu cel de pe intervalul anterior. Operația de comparare a două nivele logice este în esență o operație de sumare modulo-2, iar compararea devine posibilă prin întârzierea semnalului modulat cu T – durata intervalului de bit. Astfel, pe același interval de timp dispunem atât de semnalul de pe un anumit interval de timp (x’) cât și cel de pe intervalul anterior (x). Funcționarea decodorului diferențial este ilustrată în figurile a) și b) pentru semnale codate diferențial și Bi-S.

CAPITOLUL II

Minimizarea funcțiilor logice

2.1. Introducere

Prin minimizarea funcțiilor logice se înțelege procesul de simplificare a expresiei algebrice a unei funcții prin reducerea numărului de termeni și/sau a numărului de variabilelor de intrare care intră în componența funcției. Problema minimizării este legată de condițiile cele mai avantajoase ale realizării unui circuit fizic care să realizeze funcția logică respectivă. În aceste condiții, operația de minimizare este însoțită de unele aspecte de ordin tehnologic cum ar fi:

utilizarea unui număr cât mai mic de elemente de circuit;

obținerea unui număr minim de blocuri componente în shemă;

obținerea unui cost minim;

realizarea unei scheme logice care să permită o depanare ușoară;

rezolvarea problemelor de hazard care duc la funcționarea eronată a schemei;

îndeplinirea unor condiții de timp de răspuns al schemei.

2.2.Forma canonică disjunctivă a unei funcții logice

Vom numi disjuncție elementară a unor variabile, suma logică a acestora sau a complementelor lor.

Formula generală pentru acest tip de formă canonică este următoarea:

Pentru a ajunge la forma canonică disjunctivă a unei funcții logică oarecare trebuie parcurse următoarele etape:

Se scrie tabelul de adevăr al funcției logice respective;

Din tabelul de adevăr se vor considera toate combinațiile variabilelor de intrare pentru care funcția are valoarea 1;

Pentru fiecare din aceste combinații se scriu termenii canonici conjunctivi astfel: fiecare termen canonic conjunctiv e format din produsul logic al tuturor variabilelor de intrare nenegate sau negate după cum în combinația respectivă variabila binară are valoarea 1 sau 0;

Toți termenii canonici conjunctivi se reunesc sub operația de produs logic.

Exemplu:

Considerăm funcția: f = R(2, 3, 8, 10, 13, 14)

1) Tabelul de adevăr este următorul:

2) Considerăm variabilele de intrare pentru care funcția are valoarea 0:

i = 0, 1, 4, 5, 6, 7, 9, 11, 12, 15

Se scriu termenii canonici conjunctivi:

15 = x1 x2 x3 x4

4)Forma canonică disjunctivă a funcției este următoarea:

2.3.Forma canonică conjunctivă a funcțiilor logice

Conjuncția elementară a unor variabile se definește ca fiind produsul logic al acestora sau al complementelor lor.

Formula generală pentru acest tip formă canonică este următoarea:

Etapele care se parcurg pentru a scrie forma canonică conjunctivă a unei funcții logice sunt asemănătoare cu cele de la forma canonică disjunctivă:

Se va realiza tabelul de adevăr al funcției căruia i se dorește scrierea formei canonice conjunctive;

Din tabelul de adevăr se consideră toate combinațiile variabilelor de intrare pentru care funcția logică ia valoarea 0;

Se scriu termenii canonici disjunctivi pentru fiecare din aceste combinații astfel: fiecare termen canonic disjunctiv e format din suma logică a tuturor variabilelor de intrare negate sau nenegate după cum în combinația respectivă variabila binară corespunzătoare are valoarea 1 sau 0;

Toți termenii canonici disjunctivi se reunesc prin operații de produs logic.

Exemplu:

Considerăm funcția: f = R(0, 3, 4, 6)

1)Tabelul de adevăr este următorul:

2) Considerăm variabilele de intrare pentru care funcția are valoarea 1:

i = 0, 3, 4, 6

Se scriu termenii canonici disjunctivi:

4)Forma canonică conjunctivă a funcției este următoarea:

2.4.Metoda Veitch-Karnaugh

Această metodă se aplică atât funcțiilor complet definite cât și celor incomplet definite și permite minimizarea atât a funcțiilor aproximate sub formă canonică disjunctivă cât și a celor exprimate sub forma canonică conjunctivă.

O primă etapă a acestei metode o reprezintă ordonarea matriceală a conjuncțiilor (valorilor funcției). Matricea respectivă conține un număr de linii și de coloane determinat de partiția propusă a variabilelor.

Prin partiția de variabile se definește separarea unui șir de variabile în două grupe. Astfel pentru n variabile xn-1, xn-2,…., x, x0 vom considera partiția [xn-1 ….xp], [xp-1…x0 ], unde p=n/2 pentru n număr par sau p=(n-1)/2 ori p=(n+1)/2 pentru n impar.

Fiecare element al matricii indică conjuncția și respectiv valoarea funcției corespunzătoare valorilor variabilelor ce poziționează elementul în matrice. Pentru ordonarea liniilor și coloanelor matricii Veitch-Karnaugh se folosește codul binar reflectat, la care două valori consecutive diferă doar prin bitul dintr-un singur rang (caz particular al codului Gray) ca în exemplul de mai jos:

Se remarcă că echivalenții binari a două conjuncții (disjuncții) vecine diferă doar printr-un rang și că prin sumarea (înmulțirea) a două conjuncții (disjuncții) vecine, dispare variabila corespunzătoare bitului care se modifică în echivalentul binar. În figura de mai jos vom considera matricea Veitch-Karnaugh a funcției următoare:

f = R1(1, 2, 6, 8,10, 11, 15),

în care se vor trece valorile 1 ale funcției:

Sumarea a două conjuncții vecine pentru care valoarea funcției este 1 este echivalentă cu cuplarea a două valori 1 vecine din tabel. Prin această cuplare, termenul rezultant nu va conține variabila pentru care bitul din echivalentul binar își schimbă valoarea.

Iată și expresia funcției:

În general, se pot grupa 21, 22, 23,…,2p termeni vecini (valori 1 ale funcției), eliminându-se din termenul rezultant 1, 2, 3 ,…,p variabile, pentru care echivalenții binari își schimbă valoarea în rangurile corespunzătoare acestor variabile.

.

PARTEA a II -a

APLICAȚII

II.1. Sinteza codorului NRZ-M

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de codare:

Structura codorului arată ca în figura:

Obs:

S-au folosit porțile inversoare (NOR, NAND) deoarece acestea minimizează distorsiunile asupra lățimii impulsurilor.

Din figură se observă că structura sintetizată poate fi folosită și pentru codarea NRZ-S.

II.2. Sinteza decodorului NRZ-M

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de decodare este:

Structura decodorului arată ca în figura:

Obs :

Structura sintetizată a acestui decodor poate fi folosită și pentru decodarea NRZ-S, așa după cum rezultă din figura:

II.3. Sinteza codorului Bi-L

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Ordonăm fracțiile:

stări semnificative

stări nesemnificative

Expresia de codare:

Structura decodorului arată ca în figura:

În Anexa I este prezentată simularea circuitului codor Bi-L în PSpice 6.2, cu formele de undă aferente.

II.4. Sinteza decodorului Bi-L

Formele de undă sunt:

Ordonăm fracțiile:

stări semnificative

Expresia de decodare:

Structura decodorului arată ca în figura:

În Anexa II este prezentată simularea circuitului decodor Bi-L în PSpice 6.2, cu formele de undă aferente.

II.5. Sinteza codorului Bi-M

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de codare este :

Structura codorului arată ca în figura:

Obs:

Din figură se observă că structura sintetizată poate fi folosită și pentru codarea Bi-S.

II.6. Sinteza decodorului Bi-M

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de decodare:

Structura decodorului arată ca în figura:

Obs:

Din figură se observă că structura sintetizată poate fi folosită și pentru decodarea Bi-S.

II.7. Sinteza codorului RZ

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Ordonăm fracțiile:

Expresia de codare:

Structura decodorului arată ca în figura:

Obs:

În Anexa III este prezentată simularea circuitului codor RZ în PSpice6.2, cu formele de undă aferente.

II.8. Sinteza decodorului RZ

Formele de undă sunt:

Ordonăm fracțiile:

stări semnificative

Diagrama Veitch-Karnaugh:

Expresia de decodare:

Structura decodorului arată ca în figura de mai jos:

Obs:

În Anexa IV este prezentată simularea circuitului decodor RZ în PSpice6.2, cu formele de undă aferente.

II.9. Sinteza codorului NRZ-S

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de codare:

Structura codorului arată ca în figura:

Obs:

Din figura următoare se observă că structura sintetizată poate fi folosită și pentru codarea NRZ-M.

II.10. Sinteza decodorului NRZ-S

Formele de undă sunt:

Ordonăm fracțiile:

stări stări

indiferente semnificative

Diagrama Veitch-Karnaugh:

Expresia de decodare este:

Structura decodorului este dată în figura:

Obs :

Structura sintetizată a acestui decodor poate fi folosită și pentru decodarea NRZ-M.

II.11. Sinteza codorului Bi-S

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt date mai jos:

Ordonăm fracțiile:

stări indiferente stări semnificative

Diagrama Veitch-Karnaugh:

Expresia de codare este:

Structura codorului arată ca în figura:

Obs:

Din figura de mai jos se observă că structura sintetizată poate fi folosită și pentru codarea Bi-M.

II.12. Sinteza decodorului Bi-S

Formele de undă sunt:

Ordonăm fracțiile:

stări semnificative

Diagrama Veitch-Karnaugh:

Expresia de decodare:

Structura decodorului arată ca în figura:

Obs:

Structura sintetizată a acestui tip de decodor poate fi folosită și pentru decodarea Bi-M.

II.13. Sinteza codorului MILLER

Diagrama de stări în cazul acestui codor este:

Formele de undă sunt:

Semnalul codat Miller se obține din semnalul Bi-L grupând tranzițiile în grupuri de câte două și suprimând cea de a doua tranziție.

Expresia de codare:

Structura codorului arată ca în figura:

Obs:

În Anexa V este prezentată simularea circuitului codor Miller în PSpice6.2, cu formele de undă aferente.

II.14. Sinteza decodorului Miller

Formele de undă sunt:

Ordonăm fracțiile:

Diagrama Veitch-Karnaugh:

Expresia de decodare este:

Structura decodorului arată ca în figura:

Obs:

În Anexa V este prezentată simularea circuitului decodor Miller în PSpice6.2, cu formele de undă aferente.

II.15. Sinteza codorului MFM

Formele de undă sunt:

Expresia de codare:

Structura codorului:

În cazul codorului MFM sunt cascadate două circuite de codare ca în figura:

Obs:

În Anexa V este prezentată simularea circuitului codor MFM în PSpice6.2, cu formele de undă aferente.

II.16. Sinteza decodorului MFM

Formele de undă sunt:

Expresia de decodare:

Structura decodorului:

Ca și în cazul codorului sunt cascadate două circuite de decodare ca în figura :

Obs:

În Anexa V este prezentată simularea circuitului decodor MFM în PSpice6.2, cu formele de undă aferente.

ANEXE

ANEXA I

CIRCUIT DESCRIPTION

*****************************************************************

U1 STIM(2,11) 100 0 101 102

+ IO_STM TIMESTEP=100US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

.LIB DIG_IO.LIB

*Generator de date

U2 STIM(2,11) 100 0 1 2

+IO_STM TIMESTEP=200US

+0C 11 LABEL=START2

++1C 11 +1C 11 +1C 11

++1C 00 +1C 11 +1C 00

++1C 11 +1C 11 +1C 11

++1C GOTO START2 -1 TIMES

*CODOR BIPHASE_L

X1 101 1 3 7486

.LIB 7400.LIB

.tran 1U 1.8M 0 10U

.probe

.end

Digital Gate MODEL PARAMETERS

*****************************************************************

D0_GATE D_86_1 D_86_2 D_86_3

TPLHMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

Digital IO MODEL PARAMETERS

*****************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD

AtoD4 AtoD_STD_NX

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

DIGPOWER DIGIFPWR DIGIFPWR

TSWHL1 1.511000E-09

TSWHL2 1.487000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.517000E-09

TSWLH2 3.564000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

TPWRT 1.000000E+15 1.000000E+15

JOB CONCLUDED

TOTAL JOB TIME 5.41

ANEXA II

CIRCUIT DESCRIPTION

*********************************************************************

U1 STIM(2,11) 100 0 101 102

+ IO_STM TIMESTEP=100US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

.LIB DIG_IO.LIB

*Generator de date

U2 STIM(2,11) 100 0 1 2

+IO_STM TIMESTEP=200US

+0C 11 LABEL=START2

++1C 11 +1C 11 +1C 11

++1C 00 +1C 11 +1C 00

++1C 11 +1C 11 +1C 11

++1C GOTO START2 -1 TIMES

*DECODOR BIPHASE_L

X1 101 1 3 7486

X2 102 3 4 7486

U3 PULLUP(1) 100 0 103 IO_STD

U4 PULLUP(1) 100 0 104 IO_STD

.OPTIONS DIGINITSTATE=0

X3 103 4 102 104 5 51 7474

.LIB 7400.LIB

.LIB DIG_IO.LIB

.tran 1U 1.8M 0 10U

.probe

.end

**** Digital Gate MODEL PARAMETERS

*********************************************************************

D0_GATE D_86_1 D_86_2 D_86_3

TPLHMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

Digital Edge Triggered FF MODEL PARAMETERS

*********************************************************************

D_74

TPCLKQLHMN 100.000000E-12

TPCLKQLHTY 100.000000E-12

TPCLKQLHMX 100.000000E-12

TPCLKQHLMN 100.000000E-12

TPCLKQHLTY 100.000000E-12

TPCLKQHLMX 100.000000E-12

TPPCQLHMN 100.000000E-12

TPPCQLHTY 100.000000E-12

TPPCQLHMX 100.000000E-12

TPPCQHLMN 100.000000E-12

TPPCQHLTY 100.000000E-12

TPPCQHLMX 100.000000E-12

TWCLKLMN 0

TWCLKLTY 0

TWCLKLMX 0

TWCLKHMN 0

TWCLKHTY 0

TWCLKHMX 0

TWPCLMN 0

TWPCLTY 0

TWPCLMX 0

TSUDCLKMN 0

TSUDCLKTY 0

TSUDCLKMX 0

TSUPCCLKHMN 0

TSUPCCLKHTY 0

TSUPCCLKHMX 0

THDCLKMN 0

THDCLKTY 0

THDCLKMX 0

Digital IO MODEL PARAMETERS

*********************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD

AtoD4 AtoD_STD_NX

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

DIGPOWER DIGIFPWR DIGIFPWR

TSWHL1 1.511000E-09

TSWHL2 1.487000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.517000E-09

TSWLH2 3.564000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

TPWRT 1.000000E+15 1.000000E+15

JOB CONCLUDED

TOTAL JOB TIME 2.71

ANEXA III

CIRCUIT DESCRIPTION

******************************************************************

U1 STIM(2,11) 100 0 101 102

+ IO_STM TIMESTEP=100US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

.LIB DIG_IO.LIB

*Generator de date

U2 STIM(2,11) 100 0 1 2

+IO_STM TIMESTEP=200US

+0C 11 LABEL=START2

++1C 11 +1C 11 +1C 11

++1C 11 +1C 00 +1C 11

++1C 00 +1C 00 +1C 00

++1C GOTO START2 -1 TIMES

*CODOR RZ

X1 1 102 3 7408

.LIB DIG_1.LIB

.tran 1U 2.0M 0 10U

.probe

.end

**** Digital Gate MODEL PARAMETERS

*****************************************************************

D_08

TPLHMN 7.000000E-09

TPLHTY 17.500000E-09

TPLHMX 27.000000E-09

TPHLMN 4.800000E-09

TPHLTY 12.000000E-09

TPHLMX 19.000000E-09

**** Digital IO MODEL PARAMETERS

*****************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD_E

AtoD4 AtoD_STD_NXE

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

DIGPOWER DIGIFPWR DIGIFPWR

TSWHL1 1.373000E-09

TSWHL2 1.346000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.382000E-09

TSWLH2 3.424000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

JOB CONCLUDED

TOTAL JOB TIME 12.09

ANEXA IV

CIRCUIT DESCRIPTION

*********************************************************************

* generator de clock I

*U1 STIM(2,11) 100 0 101 102

+ IO_STM TIMESTEP=100US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

* generator de clock II

U10 STIM(2,11) 100 0 111 112

+ IO_STM TIMESTEP=50US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

.LIB DIG_IO.LIB

*Generator de date

U2 STIM(2,11) 100 0 1 2

+IO_STM TIMESTEP=200US

+0C 11 LABEL=START2

++1C 11 +1C 11 +1C 11

++1C 11 +1C 00 +1C 11

++1C 00 +1C 00 +1C 00

++1C GOTO START2 -1 TIMES

*DECODOR RZ

X1 1 102 3 7408

X2 3 4 7404

U3 PULLUP(1) 100 0 103 IO_STD

U4 PULLUP(1) 100 0 104 IO_STD

X3 102 3 5 7400

X4 103 7 101 104 6 61 7474

.OPTIONS DIGINITSTATE=0

X5 6 4 101 8 7410

X6 5 8 7 7400

X7 103 7 101 103 71 72 7474

.LIB 7400.LIB

.tran 1U 2.0M 0 10U

.probe

.end

**** Digital Gate MODEL PARAMETERS

********************************************************************

D_08 D_04 D_10 D_00

TPLHMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

**** Digital Edge Triggered FF MODEL PARAMETERS

*********************************************************************

D_74

TPCLKQLHMN 100.000000E-12

TPCLKQLHTY 100.000000E-12

TPCLKQLHMX 100.000000E-12

TPCLKQHLMN 100.000000E-12

TPCLKQHLTY 100.000000E-12

TPCLKQHLMX 100.000000E-12

TPPCQLHMN 100.000000E-12

TPPCQLHTY 100.000000E-12

TPPCQLHMX 100.000000E-12

TPPCQHLMN 100.000000E-12

TPPCQHLTY 100.000000E-12

TPPCQHLMX 100.000000E-12

TWCLKLMN 0

TWCLKLTY 0

TWCLKLMX 0

TWCLKHMN 0

TWCLKHTY 0

TWCLKHMX 0

TWPCLMN 0

TWPCLTY 0

TWPCLMX 0

TSUDCLKMN 0

TSUDCLKTY 0

TSUDCLKMX 0

TSUPCCLKHMN 0

TSUPCCLKHTY 0

TSUPCCLKHMX 0

THDCLKMN 0

THDCLKTY 0

THDCLKMX 0

**** Digital IO MODEL PARAMETERS

*********************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD

AtoD4 AtoD_STD_NX

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

DIGPOWER DIGIFPWR DIGIFPWR

TSWHL1 1.511000E-09

TSWHL2 1.487000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.517000E-09

TSWLH2 3.564000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

TPWRT 1.000000E+15 1.000000E+15

JOB CONCLUDED

TOTAL JOB TIME 8.61

72

ANEXA V

CIRCUIT DESCRIPTION

*********************************************************************

U1 STIM(2,11) 100 0 101 102

+ IO_STM TIMESTEP=100US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

* generator II de CLOCK

U10 STIM(2,11) 100 0 111 112

+ IO_STM TIMESTEP=50US

+0c 01

+LABEL=START1

+ 1C 10

+ 2C 01

+ 3C GOTO START1 -1 TIMES

.LIB DIG_IO.LIB

*Generator de date

U2 STIM(2,11) 100 0 1 2

+IO_STM TIMESTEP=200US

+0C 00

+LABEL=START2

++1C 10 +1C 01 +1C 10

++1C 10 +1C 01 +1C 01

++1C 10 +1C 01 +1C 01

++1C 10

++1C GOTO START2 -1 TIMES

*CODOR MILLER

X1 1 101 3 7486

U3 PULLUP(1) 100 0 103 IO_STD

U4 PULLDN(1) 100 0 104 IO_STD

X2 3 103 103 3 3 4 41 7476

.OPTIONS DIGINITSTATE=0

*CODOR MFM

X3 103 4 102 103 5 51 7474

X4 4 5 6 7486

*DECODOR MFM

X5 6 8 7 7486

X6 103 7 111 103 9 91 7474

X7 103 9 112 103 8 81 7474

*DECODOR MILLER

X8 7 12 14 7400

X9 101 12 15 7400

X10 14 15 16 11 7410

X11 103 11 101 103 12 10 7474

X12 103 7 111 103 71 72 7474

X13 103 71 112 103 13 73 7474

X14 102 7 13 16 7410

.LIB 7400.LIB

.tran 1U 2000U 0 10U

.probe

.end

Digital Gate MODEL PARAMETERS

********************************************************************

D0_GATE D_76_4 D_76_3 D_86_1

TPLHMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

D_86_2 D_86_3 D_00 D_10

TPLHMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPLHMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMN 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLTY 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

TPHLMX 100.000000E-12 100.000000E-12 100.000000E-12 100.000000E-12

Digital Edge Triggered FF MODEL PARAMETERS

*********************************************************************

D_74

TPCLKQLHMN 100.000000E-12

TPCLKQLHTY 100.000000E-12

TPCLKQLHMX 100.000000E-12

TPCLKQHLMN 100.000000E-12

TPCLKQHLTY 100.000000E-12

TPCLKQHLMX 100.000000E-12

TPPCQLHMN 100.000000E-12

TPPCQLHTY 100.000000E-12

TPPCQLHMX 100.000000E-12

TPPCQHLMN 100.000000E-12

TPPCQHLTY 100.000000E-12

TPPCQHLMX 100.000000E-12

TWCLKLMN 0

TWCLKLTY 0

TWCLKLMX 0

TWCLKHMN 0

TWCLKHTY 0

TWCLKHMX 0

TWPCLMN 0

TWPCLTY 0

TWPCLMX 0

TSUDCLKMN 0

TSUDCLKTY 0

TSUDCLKMX 0

TSUPCCLKHMN 0

TSUPCCLKHTY 0

TSUPCCLKHMX 0

THDCLKMN 0

THDCLKTY 0

THDCLKMX 0

Digital Gated FF MODEL PARAMETERS

*********************************************************************

D_76_1 D_76_2

TPDQLHMN 100.000000E-12 100.000000E-12

TPDQLHTY 100.000000E-12 100.000000E-12

TPDQLHMX 100.000000E-12 100.000000E-12

TPDQHLMN 100.000000E-12 100.000000E-12

TPDQHLTY 100.000000E-12 100.000000E-12

TPDQHLMX 100.000000E-12 100.000000E-12

TPGQLHMN 100.000000E-12 100.000000E-12

TPGQLHTY 100.000000E-12 100.000000E-12

TPGQLHMX 100.000000E-12 100.000000E-12

TPGQHLMN 100.000000E-12 100.000000E-12

TPGQHLTY 100.000000E-12 100.000000E-12

TPGQHLMX 100.000000E-12 100.000000E-12

TPPCQLHMN 100.000000E-12 100.000000E-12

TPPCQLHTY 100.000000E-12 100.000000E-12

TPPCQLHMX 100.000000E-12 100.000000E-12

TPPCQHLMN 100.000000E-12 100.000000E-12

TPPCQHLTY 100.000000E-12 100.000000E-12

TPPCQHLMX 100.000000E-12 100.000000E-12

TWGHMN 0 0

TWGHTY 0 0

TWGHMX 0 0

TWPCLMN 0 0

TWPCLTY 0 0

TWPCLMX 0 0

TSUDGMN 0 0

TSUDGTY 0 0

TSUDGMX 0 0

TSUPCGHMN 0 0

TSUPCGHTY 0 0

TSUPCGHMX 0 0

THDGMN 0 0

THDGTY 0 0

THDGMX 0 0

Digital IO MODEL PARAMETERS

*********************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD

AtoD4 AtoD_STD_NX

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

DIGPOWER DIGIFPWR DIGIFPWR

TSWHL1 1.511000E-09

TSWHL2 1.487000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.517000E-09

TSWLH2 3.564000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

TPWRT 1.000000E+15 1.000000E+15

JOB CONCLUDED

TOTAL JOB TIME 11.43

BIBLIOGRAFIE

1.P. COTAE, N.D. ALEXANDRU – Telegrafie și transmisiuni de date, Institutul Politehnic Iași, 1987

2.A. VALACHI, F. HOZA, V. ONOFREI,.R. SILION – Analiza, sinteza și testarea dispozitivelor numericei, Ed. Nord-Est, 1993

3.S. PAȘCA, I. SZTOJANOV – Analiza asistată de calculator a circuitelor electronice, Ed. Teora , 1997

4.P. COTAE, N. D. ALEXANDRU – Tehnica modernă a comunicațiilor (Îndrumar de laborator), Institutul Politehnic Iași, 1989