TEMĂ PENT RU LUCRAREA DE LICENȚĂ Numele și prenumele student ului: CORNACIU ALEXANDRU CONSTANTIN Titlul temei : EVALUAREA PERFORMANȚ ELOR SEMNALELOR… [610625]

UNIVERSITATEA “POLITEHNICA”
TIMIȘOARA
FACULTATEA DE ELECTRONIC Ă ȘI
TELECOMUNICAȚII

LUCRARE DE LICENȚĂ

CORNACIU ALEXANDRU CONSTANTIN

Conducător științific
Prof. Dr. Ing. , Belega Daniel

TIMIȘOARA
2016

ANEXA1
TEMĂ PENT RU LUCRAREA DE LICENȚĂ
Numele și prenumele student: [anonimizat]: CORNACIU ALEXANDRU CONSTANTIN
Titlul temei : EVALUAREA PERFORMANȚ ELOR SEMNALELOR SINU SOIDALE GENERATE
FOLOSIND CIRCUITE DD S (DIRECT DIGITAL SY NTHESIZER)
Gradul de dificultate ridicat □ mediu X redus □
Cond ucător științific: Prof.Dr.Ing Belega Daniel
Locul de desfășurare a activității: LABORATOR B315, ETAJUL 3, CORP B , FACULTATEA DE
ELECTRONIC Ă ȘI TELECOMUNICAȚII
Lucrarea trebuie finalizată ca: parte teoretică și parte practică de evaluare a performanțelor DDS
AD9832
Lucrarea trebuie să conțină:
– studiu teoretic al DDS AD9832;
– evaluarea performanțelor DDS AD9832 prin analiză spectrala folosind un analizor de spectru și pe
baza datelor achiziționate cu placa ADS1258 EVM;
– compararea performanțelor DDS AD9832 cu cele ale unor generatoare de semnal de precizie ridicată.
Cerințe supli mentare

Data propunerii temei 2 decembrie 2015 Cond.șt iințific _______

Data aprobării temei 9 decembrie 2015 Dir.de departament

Data primirii temei 16 decembrie 2015 Candidat: [anonimizat] 3
APRECIERE
asupra lucrării de licență cu titlul

elaborată de

cond ucător științific

Locul și perioada de desfășurare a activității

a) Caracterizarea sintetică a activității candi datului
 cunoștințe de bază □ bune □ medii □ slabe
 cunoștințe în domeniul abordat □ bune □ medii □ slabe
b) Finalizare
 Gradul de finalizare a temei □ 100% □ 50-100% □ sub 50%
 Realizare practică □ DA □ NU
□ circuit funcțional
□ un studiu
□ implementare de metodă/algoritm într-un limbaj de programare
□ altele (specificați)
c) Co ntribuții origi nale ale student: [anonimizat] □ multe □ puține □ deloc
d) Forma de redactare a proiectului □ bună □ medie □ slabă
e) Rezul tatele sunt/vor fi utilizate pentru:
□ contra ct de cercetare
□ colaborare cu o firmă
□ dotarea unui labora tor
f) Alte aprecieri (dacă este cazul) )

Consi der că lucrarea îndeplinește condițiile pentru a fi susținută public și propun nota

Data Semnătura conducă torului științific

Cuprins

1. Introducere ……………………………………………………………………………………………………
2. Prezentarea pl ăcii DDS EVAL -AD9832 ……………………………………………………………
3. Evaluarea performanțelor dinamice ale circuitului DDS AD9832 …………….. ……………..
4. Comparația performanțelor dinamice ale circuitului DDS AD9832
cu cele ale altor generatoare de semnal ………………………………………………………………
5. Concluzii ……………………………………………………………………………………………………….

1. INTRODUCERE

DDS ( Direct Digital Synthesizer ) reprezintă o metodă de producere a unui semnal
analogic, de obicei un semnal sinusoidal, prin generarea d igitală a unui semnal variabil î n
timp și realizarea conversiei numeric -analogice. Deoarece operațiunile efectuate în cadrul
unui dispozitiv DDS sunt în primul rând digitale, acesta poate oferi o comutare rapidă între
frecvențele de ieșire, o rezoluție de frecvență fină, și operarea pe u n spectru larg de frecvențe.
Capacitatea de a produce și controla cu acuratețe formele de undă de diferite frecvențe și
forme a devenit o necesitate comună în numeroase domenii de activitate, în sisteme de
comunicații precum și în tehnologiile radar . De altfel, această tehnologie DDS a fost folosită
la început doar în aplicații de tehnică militară. Astăzi, a cest circuit este în principal folosit în
domeniile în care viteza de comutare a frecvenței, puritatea spectrului, putere mică disipată și
rezoluția d e frecvență fină sunt cei mai importanți factori. Fie furnizarea unor surse de fază de
zgomot redus cu frecvențe variabile sau pur și simplu generând un stimul de frecvență î n
testarea echipamentelor industriale sau biomedicale, comoditatea, compactitatea și prețul
redus sunt de asemenea factori importanți de luat în considerare la implementarea designului
final.

Fig. 1 : Fluxul semnalului prin arhitectura DDS ( Direct Digi tal Synthesizer )

1.1 TEORIA FUNC ȚIONĂRII
Circuitul DDS prezin tă două intrări digitale și anume: frecvența de referință fc și o frecvență
∆ Fază, transpusă într -un cuvânt de control M scris în binar , lung de 24 -48 biți , iar ieșirea
reprezintă un semnal sinusoidal de frecvență f a.
𝑓𝑖𝑒ș=𝑀
2𝑁𝑓𝑟𝑒𝑓
N reprezentând rezoluția acumulatorului de fază .
După cum se poate observa și în figura 1 a circuitului, acesta este împărțit în 3 blocuri ș i
anume : un acumulator de fază , acesta fiind ”inima sistemului”, un convertor fază -amplitudine
și un converto r numeric -analogic, primele două fiind circuite digitale. Conținutul
acumulatorului de fază va fi actualizat o dată la fiecare ciclu de clock, acumulatorul fiind de
fapt un sumat or cu pas programabil. La fiecare ciclu de clock, acumulatorul va reprezenta la
ieșire faza semnalului sinusoidal, unde cuvântul de control scris în binar va marca gradele în
radiani a semnalului. Dacă toți biții sunt pe ‘0’ logic, va rezulta 0 radiani, ia r dacă toți biții
sunt pe ‘1’ logic, atunci va rezulta 2π.

Fig. 2 : Reprezentarea fazorială digitală

Pentru a înțelege mai bine figura 2, fiecare punct de pe reprezentarea fazorială corespunde
unui anumit punc t aferent semnalului sinusoidal, astfel că o rotire completă a vectorului va
duce la generarea sinusului. Acumulatorul de fază asigură distanța egală între punctele
valorilor unghiulare cât și rotația liniară a vectorului în jurul reprezentării fazoriale.
Numărul scris în binar din registrul de fre cvență reprezintă intrarea principală a
acumulatorului de fază. În cazul folosirii unui tabel de căutare de sinuși ( sine look -up table ),
acumulatorul de fază va calcula o adresă a unghiului de fază pentru tabelul de căutare care va
scoate la intrarea convertorului numeric -analogic valoarea numerică a amplitudinii
corespunzătoare sinusului cu unghiul de fază calculat. Această valoare numerică va fi
convertită într -o mărime analogică aferentă tensiunii sau curentului.
În cazul generarării unui semnal si nusoidal de frecvență fixă, la fiecare ciclu de clock va fi
adăugată o valoare constantă la acumulatorul de fază, determinată de numărul în binar M.
Dacă această constantă este de valoare mare, acumulatorul de fază va parcurge rapid tabelul
de căutare de s inuși și va genera un semnal sinusoidal de frecvență înaltă. Dacă această
constantă este de valoare mică, acumulatorului de fază îi va lua mai mult timp pentru a
parcurge tabelul de căutare de sinuși și va genera un semnal sinusoidal de frecvență joasă.
Fig.3 Componentele unui DDS

Exist ă multe posibilități de generare a frecvențelor de la tehnica bazată pe bucla închisă de
fază ( phase -locked -loop ) pentru frecvențe foarte înalte până la programarea dinamică a
ieșirilor convertorului numeric -analogic (CNA) pentru a genera forme de undă arbitrare la
frecvențe joase. Dispozitivele DDS pot genera frecvențe chiar și de sub 1 Hz până la
frecvențe înalte de 400 MHz. Tehnica DDS câștigă rapid teren datorită posibilității de
generare a frecv ențelor atât în comunicații cât și în aplicațiile industriale deoarece circuitele
integrate pot genera forme de undă analogice programabile , de o precizie și rezoluție înaltă.
Datorită dezvoltării continue a acestei tehnici s -a ajuns la un cost și un cons um de energie
foarte scăzut. Spre exemplu, la generatorul de semnal AD9833 care operează la o tensiune de
5,5 V cu o frecvență de 25MHz are un consum maxim de energie de 30mW, în timp ce la
AD9832 în aceleași condiții de funcționare, consumul de energie es te de 200mW .
În figura 4 se observă trăsătura DDS -ului de comutare a frecvenței comparati v cu cea bazată
pe bucla închisă de fază. În cazul modificării conținutului de la intrarea acumulatorului de
fază, în mod instantaneu la următorul ciclu de clock fr ecvența se va modifica . La comutarea
PLL există un timp de tranziție a frecvenței, de regulă de câteva microsecunde, moment în
care apare și o ușoară oscilație a nivelului frecvenței în momentul tranziției acesteia.

Fig.4 : Compararea comutării frecvenței între tehnica
DDS și tehnica bazată pe bucla inchisă de fază (PLL)

În ceea ce privesc performanțele circuitelor DDS, acestea prezintă atât avantaje cât și
dezavantaje în comparație cu cele bazate pe tehnica PLL.
Spre deosebire de tehnica PLL, sistemele DDS asigură o frecvență de referință, ea putând fi
calculată ca raport al frecvenței de intrare. Rezoluția frecvenței sintetizatorului este dată de N,
care reprezintă rezoluțiaacumulatorului de fază.
𝑓𝑟𝑒𝑓
2𝑁
Dacă frecvența de referință, f ref, este de 25 MHz, iar N este de 32 de biți, atunci rezoluția
frecvenței sintetizatorului va fi de 5,82 miliherți (mHz), fiind un avantaj față de tehnica PLL,
unde rezoluția este dată în mod direct de frecvența de referință și trebuie să fie suficient de
mare pentru a putea evita raporturile mari de multiplicare.
În cazul în care dorim să aflăm și valoarea lui M, adică al cuvântului de control de la intrare,
scris în binar, folosim relația
𝑓𝑖𝑒ș=𝑀
2𝑁𝑓𝑟𝑒𝑓
iar pentru exemplul anterior, considerând ca am avea la ieșire o frecvență de 50 0 kHz, M ar
avea valoarea în hexazecimal : A3D70A4 .

2. Prezentarea pl ăcii DDS EVAL -AD9832

2.1 Descrierea generatorului de semnal AD9832

AD9832 este un oscilator controlat numeric care utilizează un amplificator de fază, un
convertor fază -amplitudine și un convertor numeric -analogic pe 10 biți, integrate într -un
circuit integrat CMOS. Acesta poate realiza atât modulații în frecvență cât și modulații în
fază.

Frecvența de clock suportă valori de p ână la 25 MHz, aceasta putând fi modificată cu o
precizie de 4 x 10-9 Hz.

AD9832 este un DDS complet integrat într -un chip. Pentru o funcționare corectă, acesta are
nevoie de o frecvență de referință, o rezistență de precizie scăzută, opt condensatoare de
decuplare pentru furnizarea semnalelor sinusoidale digitale de până la 12. 5 MHz. De
asemenea, integratul este capabil să genereze o gamă largă de tehnici de modulare atât
simple, cât și complexe, fiind implementate complet în domeniul digital permițând astfel
realizarea simplă și precisă de algoritmi complecși de modulare folosi nd tehnici de procesare
a semnalelor digitale.

Fig.5 Diagrama bloc a circuitului AD9832

Componenta principală a oscilatorului contral numeric este, evident, acumulatorul de fază
care funcționează pe 32 de biți și realizează componenta fazei semnalului de la ieșire.
Oscilatorul mai prezintă și patru registre pentru diferența de fază precum și două registre de
selectare a frecvenței de ieșire dorite. Se știe ca semnalele în timp continuu au intervalul fazei
de la 0 la 2π, iar tot ce de pășește acest interval, nu este decât repetarea periodică a aceluiași
semnal, de aceea acest tip de oscilator generează exclusiv semnale de fază continuă, evitând
astfel orice discontinuitate la ieșire în momentul comutării frecvenței. Intervalul de la 0 l a 2π
este împărțit în mai multe puncte, în cazul nostru fiind 232 .

Intrarea acumulatorului de fază poate fi selectată între registrul FREQ0 sau registrul FREQ1
și poate fi controlat de pinul FSELECT sau bitul FSELECT.

După oscilatorul controlat numeric, o diferență de fază poate fi adăugată pentru a realiza
modulația în fază folosind registrele PHASEx care funcționează pe 12 biți. Conținutul acestor
registre va fi adăugat la biții cei mai semnificativi ai oscilatorului. AD9832 dispune de 4
registre PHASE x, rezoluția lor fiind de 4095 pentru un interval de fază.
Pentru a avea la ieșirea DDS -ului un semnal corespunzător, acesta va trebui convertit dintr -o
informație în format binar într -o valoare sinusoidală, iar acest lucru va fi realizat de o
memorie ROM care generează un tabel de adevăr pentru căutarea valorilor sinusoidale .

Deși oscilatorul controlat numeric conține un acumulator de fază care funcționează pe 32 de
biți, ieșirea oscilatorului este trunchiată la 12 biți deoarece nu este necesară folosirea întregii
rezoluții a acumulatorului de fază pentru că ar fi fost nevoie de un tabel de adevăr cu 232
valori și este suficientă pentru a masca erorile DC ale formei de undă de la ieșire prin erorile
de cuantizare ale convertorului numeric -analogic. Astfel, tabelul de adevăr va trebui să aibă
cu 2 biți mai mult decât convertorul numeric -analogic.

Fig.6 Configurația pinilor

AD9832 are o interfață serială în care sunt încărcați câte 16 biți la fiecare ciclu de scriere.
Pentru încărcarea informației in AD9832 sunt folosite intrările FSYNC, SCLK și SDATA.
Dacă FSYNC este pe ”0” logic, oscilatorul controlat numeric este informat că sunt date în
curs de scriere. Acesta încadrează 16 biți, astfel încât atunci când a citit 16 fronturi
descrescătoare SCLK, intrarea FSYNC să treacă din nou pe ”1”.
La scrierea în registrul unei frecvențe sau unei faze, primii 4 biți stabilesc în care dintre
regiștrii va fi scris , următorii 4 biți conținând adresa registrului de destinație.

Regiștrii de control
Registru Dimensiune Descriere
FREQ0 32 biți Frequency Register 0 : stabilește frecvența de ieșire
atunci când FSELECT = ”0”, ca fiind raport al
frecvenței MCLK
FREQ1 32 biți Frequency Register 1 : stabilește frecvența de ieșire
atunci când FSELECT = ”1”, ca fiind raport al
frecvenței MCLK
PHASE0 12 biți Phase Offset Register 0 : dacă PSEL0 și PSEL1=”0”, conținutul
registrului va fi adăugat la ieșirea acumulatorului de fază
PHASE1 12 biți Phase Offset Register 1 : dacă PSEL0=”1” și PSEL1=”0”
conținutul registrului va fi adăugat la ieșirea acumulatorului
PHASE2 12 biți Phase Offset Register 2 : dacă PSEL0=”0” și PSEL1=”1”
conținutul registrului va fi adăugat la ieșirea acumulatorului
PHASE3 12 biți Phase Offset Register 3 : dacă PSEL0 și PSEL1=”1”, conținutul
registrului va fi adăugat la ieșirea acumulatorului de fază

2.2 Prezentarea plăcii EVAL -AD9832EB
Fig. 7 : Placa EVAL -AD9832EB

Placa de evaluare se poate conecta la portul paralel al PC -ului. Aceasta dispune de două
porturi analogice de alimentare la o tensiune de 5V sau 3.3V și două porturi digitale.
Toate sursele de alimentare sunt decuplate la masă. Intrările digitale sunt dec uplate folosind
condensatoare cu tantal de 10 uF si condesatoare ceramice de 0.1 uF la intrarea plăcii de
evaluare.

Placa EVAL -AD9832EB vine însoțită de un CD de instalare a softului aferent acesteia,
pentru ca user -ul să poată controla oscilatorul contr olat numeric direct de pe PC. Legătura
între PC și placă se va face utilizând un cablu de imprimantă cu conector Centronics.
După instalarea programului, acesta va verifica în BIOS dacă există porturi de imprimantă
instalate și la ce adrese sunt. De regulă, există doar trei posibile adrese de bază :

Port imprimantă Adresă de bază( în hexazecimal )
LPT1 0 x 378
LPT2 0 x 278
PRN1 0 x 3BC

Dacă există mai mult de un port instalat, programul îl va selecta pe primul pe care îl va găsi.

Configuratia pinilor conectorului Centronics:
Număr pin Mnemonică
2 SCLK
3 SDATA
4 FSYNC
19-30 DGND
Restul pinilor rămași nu sunt conectați niciunde.

DGND – Digital Ground. Pinii aferenți sunt conectați la masa digitală a plăcii
SDATA – Serial Data. Datele introduse la acest pin au fost încărcate înainte de a fi aplicate
oscilatorului controlat numeric AD9832. Acestea sunt transferate registrului de destinație, de
control sau registrului FSELECT/PSEL.
SCLK – Serial Clock. AD9832 necesită o frecvență serială externă atunci când informațiile
datelor sau de control sunt scrise.
FSYNC – Acest semnal divizează numărul scris în binar pe 16 biți, punându -se pe ”0” logic
dupa 16 fronturi descrescătoare.

Fig. 8: Schema electrică a plăcii EVAL -AD9832EB

3. Comparația performanțelor dinamice ale circuitului DDS
AD9832 cu cele ale altor generatoare de semnal

În cadrul acestei părți practice, am ales compararea performanțelor dinamice ale
generatoarelor de semnal Agilent 33 220a și Hameg 8131 -2 cu cele ale circ uitului DDS
AD9832 folosind analizorul de spectru Agilent N9320b.

HAMEG 8131 -2

Dispozitivul HM8131 -2 este un generator de semnal DDS. Formele de semnal care le poate
genera fie sunt stocate într -o memorie EPROM fie sunt direct calculate. Frecvența de lucru
este cuprinsă în intervalul 100 uHz până la 15 MHz. Nu toate formele de semnal sunt însă
disponibile la valoarea de 15 MHz a frecvenței datorită vitezei limitate a memoriilor,
procesorului și convertoarelor.
Aparatul dispune de 6 forme de semnal predefinite și de o formă de semnal arbitrară. În cazul
selectării uneia dintre formele de undă sinusoidale/triunghiulare/dreptunghiulare sau dinte de
fierăstrău, se poate alege și frecvența și amplitudinea acestuia.
La selectarea formei de undă tip ”dinte de fierăstrău”, intervalul frecvențelor de lucru este
cuprins între 100 uHz și 100 k Hz datorită principiului digital de generare a semnalului.
Eroarea de liniaritate este mai mică de 1%.
La selectarea formei de undă tip triunghiulare , frecvența maximă de lucru este de 1 MHz.
În cazul selectării formelor sinusoidale sau dreptunghiulare, frecvența maximă de lucru va fi
de 15 MHz, cu o rezoluție de 100 uHz.

Hameg 8131 -2

AGILENT 33220A

Acest dispozitiv este un generator de funcții sintetizate cu frecvențe de până la 20 MHz.

Aparatul poate livra la ieșire un număr de 7 forme de undă : sinusoidală, dreptunghiulară,
rampă, triunghiulară, puls, zgomot și DC.
Frecvența de lucru în cazul folosirii formei de undă sinusoidale sau dreptunghiulare este
cuprinsă între 1 uHz si 20 MHz cu o rezoluție de 1 uHz.
Pentru semnalele tip rampă sau triunghiulare, frecvența de lucru este cuprinsă în intervalul
1uHz – 200 kHz cu aceeași rezoluție.
La formele de undă tip puls, intervalul frecvenței este cuprins între 500 uHz și 5 MHz cu o
rezoluție de 1 uHz.

Agilent 33220A

I. Compararea armonicilor la frecvența de 250 kHz

1.1 AD9832

1.2 AGILENT 1.3 HAMEG
F = 250 kHz
Armonici AD9832 AGILENT HAMEG
1 – 250 kHz -13.82 dbm -13.81 dbm -13.83 dbm
2 – 500 kHz -34.93 dbm -23.49 dbm -23.36 dbm
3 – 750 kHz -16.27 dbm -15.55 dbm -15.58 dbm
4 – 1 MHz -40.96 dbm -22.78 dbm -22.74 dbm
5 – 1.25 MHz -29.46 dbm -20.38 dbm -20.41 dbm

II. Compararea armonicilor la frecvența de 500 kHz

F = 500 kHz
Armonici AD9832 AGILENT HAMEG
1 – 500 kHz -14.38 dbm -14.42 dbm -14.38 dbm
2 – 1 MHz -37.18 dbm -38.64 dbm -26.02 dbm
3 – 1.5 MHz -21.10 dbm -24.69 dbm -16.09 dbm
4 – 2 MHz -60.40 dbm -48.63 dbm -30.21 dbm
5 – 2.5 MHz -33.70 dbm -35.78 dbm -18.86 dbm

2.1 AD9832

2.2 AGILENT 2.3 HAMEG

III. Compararea armonicilor la frecvența de 750 kHz

F = 750 kHz
Armonici AD9832 AGILENT HAMEG
1 – 750 kHz -14.57 dbm -14.58 dbm -14.57 dbm
2 – 1.5 MHz -40.80 dbm -27.90 dbm -27.81 dbm
3 – 2.25 MHz -22.22 dbm -15.83 dbm -15.82 dbm
4 – 3 MHz -41.68 dbm -22.84 dbm -22.77 dbm
5 – 3.75 MHz -28.88 dbm -16.10 dbm -16.10 dbm

3.1 AD9832

3.2 AGILENT 3.3 HAMEG

IV. Compararea armonicilor la frecvența de 1 MHz

4.1 AD9832

4.2 AGILENT 4.3 HAMEG
F = 1 MHz
Armonici AD9832 AGILENT HAMEG
1 – 1 MHz -14.58 dbm -14.58 dbm -14.58 dbm
2 – 2 MHz -39.26 dbm -27.17 dbm -27.07 dbm
3 – 3 MHz -16.09 dbm -14.86 dbm -14.83 dbm
4 – 4 MHz -39.24 dbm -23.14 dbm -23.07 dbm
5 – 5 MHz -27.37 dbm -15.63 dbm -15.57 dbm

V. Compararea armonicilor la frecvența de 1.25 MHz

5.1 AD9832

5.2 AGILENT 5.3 HAMEG
F = 1.25 MHz
Armonici AD9832 AGILENT HAMEG
1 – 1.25 MHz -14.58 dbm -14.57 dbm -14.57 dbm
2 – 2.5 MHz -38.06 dbm -26.17 dbm -25.99 dbm
3 – 3.75 MHz -16.74 dbm -14.79 dbm -14.79 dbm
4 – 5 MHz -37.49 dbm -22.24 dbm -22.19 dbm
5 – 6.25 MHz -26.45 dbm -15.21 dbm -15.20 dbm

VI. Compararea armonicilor la frecvența de 1.5 MHz

F = 1.5 MHz
Armonici AD9832 AGILENT HAMEG
1 – 1.5 MHz -14.55 dbm -14.55 dbm -14.54 dbm
2 – 3 MHz -38.38 dbm -26.88 dbm -26.68 dbm
3 – 4.5 MHz -15.51 dbm -14.65 dbm -14.67 dbm
4 – 6 MHz -37.40 dbm -21.36 dbm -21.14 dbm
5 – 7.5 MHz -26.98 dbm -15.13 dbm -15.13 dbm

6.1 AD9832

6.2 AGILENT 6.3 HAMEG

BIBLIOGRAFIE

[1] Ask The Application Engineer —33: All About Direct Digital Synthesis (Analog Dialogue,
Vol. 38, August 2004).
[2] Seminar Notes: "Fundamentals of Frequency Synthesizer Design", Instructor: Fred
Studenberg. Nov. 6 -8 1990, University of Maryland Center for Professional Development.
[3] D09090 -0-2/13(E) , 25 MHz Direct Digital Synthesizer, Waveform Generator, AD9832
Rev. E , Analog Devices.
[4] A Technical Tutorial on Digital Signal Synthesis, 1999, Analog Devices, Inc.
[5] "Single -Chip Direct Digital Synthesis vs. the Analog PLL," (Analog Dialogue, Vol.30,
No.30), 1996.