TEHNOLOGII AUDIO-VIDEO ȘI TELECOMUNICAȚII FORMA DE ÎNVĂȚĂMÂNT ZI DISERTAȚIE COORDONATOR ȘTIINȚIFIC PROF. UNIV. DR. ING. TRIP DANIEL STUDENT PARANICI… [308385]

UNIVERSITATEA DIN ORADEA

FACULTATEA DE INGINERIE ELECTRICĂ

ȘI TEHNOLOGIA INFORMAȚIEI

DOMENIUL/[anonimizat]. UNIV. DR. ING. TRIP DANIEL

STUDENT: [anonimizat]ÁS-CONSTANTIN

ORADEA

2018

UNIVERSITATEA DIN ORADEA

FACULTATEA DE INGINERIE ELECTRICĂ

ȘI TEHNOLOGIA INFORMAȚIEI

DOMENIUL/[anonimizat]. UNIV. DR. ING. TRIP DANIEL

STUDENT: [anonimizat]ÁS-CONSTANTIN

ORADEA

2018

UNIVERSITATEA DIN ORADEA

FACULTATEA DE INGINERIE ELECTRICĂ

ȘI TEHNOLOGIA INFORMAȚIEI

DOMENIUL/[anonimizat] A UNUI TRASEU DE ALIMENTARE DINTRE UN SYSTEM ON CHIP ȘI INTERFEȚE DDR3

COORDONATOR ȘTIINȚIFIC

PROF. UNIV. DR. ING. TRIP DANIEL

STUDENT: [anonimizat]ÁS-CONSTANTIN

ORADEA

2018

Cuprins

Prefață 6

Introducere 7

Capitolul 1. Partea Teoretică 8

1.1 Proiectarea de viteză mare (High-Speed Design) 8

1.1.1. Memoriile 8

1.1.2. SoC 9

1.2. [anonimizat] 14

1.2.1. Fenomenul de "ringing" 15

1.2.1.1 [anonimizat] 17

1.2.1.2. [anonimizat] 19

1.2.2. Fenomenul ”Cross talk” 21

1.2.2.1. Mărirea distanței dintre semnalele adiacente 25

1.2.2.2. Adăugarea terminațiilor pentru semnalele adiacente 26

1.2.3. Terminațiile 27

1.2.3.1. Rezistor serie 28

1.2.3.2. Rezistor ”pull-up” conectat la alimentare 29

1.2.3.3. Rezistor ”pull-down” conectat la masă. 29

1.2.3.4. Grupare rezistivă conectată la alimentare și masă 30

1.2.3.5. Grupare RC conectată la masă 31

1.2.3.6. Grupare de diode conectată la alimentare și masă 31

1.3. [anonimizat] 32

1.3.1. DC drop. IR drop analysis. 33

1.3.2. AC drop analysis. 36

Capitolul 2. Programe utilizate 41

2.1. Altium Designer 41

2.2. ANSYS 45

2.2.1. Modele IBIS 45

2.2.2. Fișiere touchstone 45

2.2.3. Scheme electrice 47

2.3. [anonimizat] 47

Capitolul 3. Partea practică 49

3.1. [anonimizat] 50

3.2. Partea de Layout 53

3.3. [anonimizat] 56

Concluzie 60

Bibliografie 61

Prefață

În urma participării mele la mai multe evenimente/concursuri TIE și TIE+ [anonimizat] – [anonimizat], [anonimizat] a 2-a a concursului TIE+ ce s-a ținut la Iași în anul 2017. În această lucrare am să pun accent pe partea de PI (Power Integrity) a unui traseu de alimentare de 1.5V.

Prin această lucrare de disertație doresc să atrag atenția și interesul a [anonimizat] (Proiectarea plăcilor electronice de viteză mare), [anonimizat].

Pentru ca cititorul să aibă o înțelegere mai corectă/[anonimizat].

Introducere

În prima parte a [anonimizat]-ilor.

A 2-a parte constă in prezentarea platformei de simulare cu ajutorul căreia am să realizez partea practică.

Iar, ultimul capitol este alcătuită din partea practică. Această parte va avea 3 părți: pre-layout – partea de pregătire a cablajului, formularea problemei, achiziția de date. calcule și găsirea unei soluții teoretice etc.; layout – partea de cablaj – partea în care se realizează cablajul propriu-zis ; și partea de post-layout – unde sunt realizate simulările.

Capitolul 1. Partea Teoretică

1.1 Proiectarea de viteză mare (High-Speed Design)

De ce acest nou tip de proiectare a plăcilor electronice? De ce nu putem să rămânem la varianta clasică de PCB design? Ce vrea să însemne? Pentru aceste întrebări am să vă dau răspuns in cele ce urmează.

În ultimele 2 decenii, pentru ca sistemele de calcul să ajungă în stadiul la care se află, cercetătorii alături de inginerii electroniști, trebuiau să treacă peste numeroase obstacole. Dintre acestea, cele mai importante sunt:

– obținerea unui consum cât mai scăzut

– transferul de date să se apropie de viteze cât mai mici, aproape instantanee

1.1.1. Memoriile

În tabelul 1.1 se poate vedea explozia tehnologică în dezvoltarea memoriilor DDR SDRAM (Double Data Rate Synchronious Dynamic Random-Access memory). Memoriile sunt folosite pentru stocarea și accesarea informațiilor sau datelor de care are nevoie un sistem de calcul, respectiv un utilizator.

Tabel 1.1 . Reprezintă avansarea tehnologică a memoriilor RAM. [1]

În coloana de Transfer Rate (viteză de transfer) se poate urmări diferența dintre viteza primelor generații de memorii SDRAM care aveau viteze de transfer în jur de 1GB/s, pe când memoriile de generația a patra, cu aproximativ 15 ani mai târziu, au viteze aproximativ de 15 de ori mai mari, care pot depăși chiar și 21.3GB/s.

În ultima coloană din tabel – Voltage – se pot urmări tensiunile ce sunt folosite pentru fiecare generație de memorie. Ultimele modele de memorii din generația a 4-a (DDR4 – Double Data-Rate Fourth-Generation), au tensiuni chiar și de 1.05V. Având tensiuni de alimentare mai mici față de generațiile anterioare, a scăzut și consumul energiei electrice, dar și stresul depus de aceste module pe CPU (Central Processing Unit), SoC (System-On-Chip), etc. [2].

Pentru a atinge nu doar viteze mari și tensiuni scăzute, dar și performanțe – transfer corect de date – inginerii trebuie să ia în calcul numeroasele probleme legate de proiecatarea plăcilor, cât și a acestor module. Memoriile, în general, au mai multi biți de date, prin care datele sunt transferate către și de la CPU (procesorul), FPGA (Field Programmable Gate Array), SoC (System-On-Chip) sau Microcontroller, in funcție de arhitectura sistemului folosit. De aceste probleme se ocupă partea de SI (Signal Integrity – Integritate de semnal) și PI (Power Integrity – Integritate de putere) a proiectării plăcilor electronice de viteză mare.

1.1.2. SoC

În această lucrare, am să prezint integritatea de putere dintre un SoC și interfețe DDR3.

Pe când un procesor (CPU) este folosit in principiu în alcătuirea unui sistem de calculator – PC, un SoC (System On Chip) este folosit in dispozitivele mult mai mici – telefoane, tablete.

Un sistem clasic ce folosește un procesor poate fi placa de bază al unui calculator, care este asemănatoare cu cea din imaginea de mai jos:

Imagine 1.1 Placa de baza – ASUS P5AD2-E [4]

Procesorul, așa cum îi spue și numele, procesează date, realizând unele operații aritmetice cum ar fi: adunarea, înmulțirea sau operații logice: și, sau, nu – în alte cuvinte este un calculator extrem de rapid. Cu cât un procesor este mai complex, procesarea datelor devine mai rapidă și mai complexă. Așa cum am menționat, un procesor nu este în sine un calculator are nevoie de memorii pentru stocarea datelor, un procesor grafic care pentru afișaj, un chip audio pentru redarea si amplificarea sunetelor, muzicii și de multe alte componente care au roluri importante.

CPU-ul comunica prin porturi externe cu celelalte module.

Imagine 1.2. Conexiune externă a CPU Imagine 1.3. Procesor Intel(CPU) [6] cu restul modulelor. [5]

Un SoC (System-On-Chip), este un integrat care înglobează toate funcțiile pe care le poate realiza un procesor alături de memoria RAM, memoria ROM, procesare grafică, modul de conexiuni, vezi imaginea de mai jos.

Imagine 1.4. Arhitectura internă al unui SoC. [7]

Imaginea 1.4 ne oferă structura internă al unui SoC, care sunt următoarele:

– CPU – procesorul

– GPU (Graphical processing unit) – responsabil pentru toate activitățile grafice din tabletă sau telefon inteligent

– DSP (Digital Signal Processor) – responsabil pentru procesare audio, procesare video și afișaj

– Memory – RAM respectiv ROM

– Connectivity Module – asigură conectivități precum: wi-fi, FM Radio, USB, GPS, Radio, bluetooth

– Others – unele SoC contin module pentru cameră, securitate, locație, senzori

– Northbridge – asigură conexiunea dintre procesor și memorii

Imagine 1.5. SoC Intel [8]

Diferențele dintre un CPU și SoC se găsesc în tabelul 1.2:

Tabel 1.2. Diferențele principale dintre un MPU si SoC [9]

Având în vedere funcțiile si aplicațiile pe care un smartphone, respectiv o tabletă le poate realiza – jocuri, căutare pe internet, editare foto, creare documente, transmisie mass-media -, putem spune, că aceste dispozitive sunt niște calculatoare în miniatură.

În următoarele pagini am să descriu principalele cauze care pot duce la erori în sistemele de calcul, respectiv daune HW.

1.2. Signal Integrity – SI

Imagine 1.6 Semnal ideal vs semnal real [10]

Signal Integrity – cu alte cuvinte putem spune "semnalul de la emițător trebuie sa ajungă cât mai clar la receptor, astfel încât acesta să fie capabil să recepționeze corect data transmisă", dar pentru a obține un astfel de rezultat, inginerii trebuie să ia în considerare diferitele aspecte ce privesc proiectarea unei plăci care urmează a fi folosită în gadget-uri și/sau alte dispozitive.

Având în vedere că memoriile, procesoarele, microcontrollere-le, SoC-urile, FPGA-urile etc trebuie să aibă un semnal stabil pe o anumită perioadă de timp (câteva nanosecunde) pentru ca acesta să fie prelucrat, înainte de fabricarea plăcii, acestea trec printr-o serie de simulări pentru a verifica integritatea acestor semnale transmise. Cele mai importante aspecte sau obstacole ale unei transmisii corecte a informației sunt:

Ringing

Cross-talk

Terminații incorecte

1.2.1. Fenomenul de "ringing"

Acest fenom este datorat energiei ce se reflectă de la emițător la receptor și vice-versa, ce cauzează disorsiuni atât semnalelor de clock – tact – cât și la datele transmise.

Dacă driver-ul (emițătorul sau generatorul), linia de transmisie și receiver-ul (receptorul) ar avea aceeași impedanță, nu ar exista reflexii; cu alte cuvinte, semnalul ce se vede la receptor este identic cu semnalul de la emițător, cu singura observație că acesta este puțin atenuat din cauza pierderilor cauzată de interconectări (lipituri pe placă, treceri prin vias etc.). [11]

În cazul circuitele CMOS, driver-ul are 3-5Ohm, traseul 50 – 65Ohm, iar receiver-ul are impedanța de 3 – 5MOhm și 2 – 5pF, în lipsa terminațiilor corecte reflexiile vor exista.

Pentru un driver cu timp de creștere de 350ps (timpul standard de creștere pentru DDR2, DDR3) , pe distanțe mai mari de 0.85cm, reflexiile ajung valori atât de semificative încât, acestea pot arde driver-ul, să distrugă diodele de protecție, cauzează EMI (Electro-Magnetic Interference – interferențe electro-magnetice), produc erori de date etc. În astfel de cazuri cirucite adiționale trebuie implmentate. Circuitele adiționale sunt terminațiile. [11]

Pentru exemplu, folosesc un driver cu 3.3V și un receptor – imagine 1.7 – , pe osciloscop se văd semnalele din imaginea 1.8. Curentul transmis de la sursă la sarcină parcurge primul strat – Top layer, iar curentul de întoarcere traversează al doilea strat – planul de masă de la receptor la emițător.

Imagine 1.7 Schema driver (în roșu) și receiver (în verde) [11]

Imagine 1.8 Magnitudinea semnalelor [11]

Daca mă uit la acest semnal doar din punct de vedere al tensiunii, și mă întreb, dacă semnalul transmis este corect și se poate înțelege la recepție? Pot spune că da. Însă, situația nu este așa de simplă, dacă mă uit la curentul transmis (imaginea 1.9) și la radiații (imaginea 1.10), observ că situația este mai complexă.

Imagine 1.9. Valori ale curentul din semnalul transmis [11]

În imaginea de mai sus observăm că, curentul transmis are valori de aprox +/- 100mA, valori ce pot duce la distrugerea receptoarelor.

Imagine 1.10. Radiațiile emise [11]

Așa cum am menționat, în lipsa terminațiilor corecte, vor exista reflexii. În următoarele imagini am să prezint două cazuri, ale unei memorii SDRAM (MT48lC8M32B2)

– primul caz, în care nu există nicio terminație, cu valorile semnalelor pentru fecare

– al doilea caz, cu o terminație ce constă prin adăugarea unui rezistor adițional în circuit

1.2.1.1 Primul caz – Fără terminație

În imaginea următoare driver-ul are ca referință U1.5, iar receiver-ul U2.1. TL2, respectiv TL3 sunt liniile de transmisie de pe primul strat. R1 fiind de valoare 0, se poate neglija.

Imagine 1.11. Configurația pentru simularea semnalelor [11]

Imaginea 1.12. Tensiunea semnalelor (roșu – emițător, verde – receptor) [11]

Valorile care depășesc 1.8V sunt considerate 1 logic, iar cele sub 0.8V sunt considerate 0 logic de această memorie SDRAM. Se poate observa că din punct de vedere al tensiunilor datele se pot transmite corect. În imaginile următoare, sunt reprezentate valorile curentului, respectiv ale radiațiilor.

Imaginea 1.13. Curentul pe perioada tarnsmiterii informației. [11]

Imaginea 1.14 Radiații – EMI [11]

În imaginea 1.13, se observă valori ale curentului +/- 94mA, ceea ce inseamna o valoare vârf la vârf de 160mA, curent, care, pe o perioadă mai mare de timp duce la defectarea componentei.

Urmeaza să vedem ce se întamplă dacă adăugăm o rezistență în circuit.

1.2.1.2. Al doilea caz – Cu terminație

Folosind același tip de memorie, doar cu o rezistență de valoarea 44.2 Ohmi (R1 = 44.2 Ohmi) plasată în apropierea driver-ului, vom obține semnalele din imaginile de mai jos.

Imagine 1.15 Schema cu terminație R1 – 44.2Ohmi [11]

În imaginea 1.16, se observă că overshoot-ul (supracreșterea) a scăzut, iar semnalul este mult mai clar. Adăugând o terminație de 44.2Ohmi, se poate observa și diferența la consum, de la +/- 94mA, valoarea curentului a scăzut la +/- 43mA, ceea ce duce și la scăderea de radiații emise.

Imagine 1.16. Valorile tensiunilor la receptor, respecitv emițător, cu terminație [11]

Imagine 1.17. Valorile curentului +/- 43mA [11]

Imagine 1.18. Valorile radiațiilor – EMI [11]

1.2.2. Fenomenul ”Cross talk”

Atunci când se transmite energie dintr-un traseu într-un alt traseu, cuplate între ele, se numește cross talk.

Pentru a simula cross talk-ul dintre două trasee sau semnale, unul din drivere ramănâne blocat pe valoare de 0 logic – se va numi driver-ul ”victimă” – iar un alt driver va comuta de stare de 1 logic la 0 logic – se va numi driver-ul ”agresor”. [12]

Imagine 1.19. Driver-ul agresor Imagine 1.20. Cele 2 trasee paralele și

și driver-ul victima [12] cuplate între ele [12]

Imagine 1.21. Cross talk [12]

În imaginea 1.21 se poate vedea că driver-ul victimă (galben) este blocat pe valoarea 0, ceea ce înseamnă că la recepție (receiver-ul victimă – albastru deschis) ar trebui să vedem aceeași valoare, dar din cauza cross talk-ului la receiver-ul victimă vedem interferențele transmise de la driver-ul agresor (roșu) care comută de la 1 logic la 0 logic. Interferențele sunt date de valorile fenomenului anterior descris – ringing (mov).

Ce se poate întâmpla atunci când cros talk-ul este prea mare? Atunci când un semnal sau linie de adresă ar trebui să ramână fie 0, receptorul va citi 1. Cross talk se întamplă între două sau mai multe trasee adiacente.

Sunt două aspecte legate de crosstalk:

Cât crosstalk este mult crosstalk?

Cum reducem crosstalk?

Verificarea clasică a cross talk-ului dintre două semnale, se face prin fixarea unuei ieșiri – driver victimă – 0 (conectat la GND), în timp ce permitem semnalului agresor să cupleze; orice energie văzută la receptorul victimă este cross talk. [12]

Cross talk-ul între biții de adresă pot limita viteza memoriei, la o fracțiune din viteza cu care ar trebui să funcționeze.

Cross talk-ul între biții de date pot cauza erori – erori, care sunt greu de depistat de către ingineri, datorită faptului că ”vin și pleacă cum vor” (datorită comportării componentelor electronice). [12]

Varianta clasică de a reduce cross talk constă în îndepărtarea traseelor una față de cealaltă și limitarea rutării in paralel.

Fenomenul de ringing are un efect dramatic asupra cross talk-ului; dacă scădem valoarea ringing-ului, scade și cross talk.

Crosstalk depinde de 4 elemente

inductanța comună între agresor și victimă

capacitatea dintre agresor și victimă

variația curentului în timp (dI/dt)

variația tensiunii în timp (dV/dt)

Crescând oricare din cele 4 elemente, crește și cross talk-ul, pe când scăzând oricare din cele 4 elemente, scade si cross talk. [12]

Având în vedere aspectele de mai sus, pentru micșorarea cross talk-ului se pot realiza următoarele

semnalele să fie terminate, astfel se reduce curentul (dI/dt) și ringing-ul (dV/dt)

mărirea distanței dintre semnale pentru a reduce inductanța comună, cât și capacitatea

scurtarea traseelor pentru a reduce inductanța respectiv capacitatea comună

pentru un spațiu bine definit, se poate reduce grosimea dielectricului dintre un strat de semnal și planul de referință (de preferabil să fie cel de GND); acest lucru permite ca semnalul să se cupleze mai mult cu planul de referință, decât cu semnalul adiacent

În exemplele următoare am să prezint 2 modalități, din cele enumerate, prin care se poate reduce cross talk-ul.

– prin mărirea distanței dintre semnale

– prin adăugarea de terminații

Componentele ce formează schema din imaginea 1.22, sunt următoarele

– U1.5 generatorul agresor, U2.1 receptorul agresorului – U1.5 generează 3.3V

– U5.5 generatorul victimă, U6.1 receptorul victimă – U5.5 blocat la 0V

– R1, R3 rezistențe de valoare 0Ohmi, se vor neglija

– TL2, TL3, TL5, TL6 sunt linii de transmisie, având lungimea în inch (1 inch = 2.54 cm)

Imagine 1.22. Schema clasică pentru verificarea cross talk-ului. [12]

Liniile de transmisie, TL3 și TL6. sunt cuplate între ele pentru o lungime de 3 inch. Distanța dintre cele 2 trasee 4 mils, adică 0.1 mm (1 mil = 0.0254 mm).

Imagine 1.23. Setare pentru cuplarea TL3 și TL6 [12]

Verificând pe osciloscop semnalele obținute, vom vedea că, la setările de mai sus avem un cross talk de aproximativ 500mV (semnal albastru), ceea ce este inacceptabil. Valoarea maximă pentru cross talk trebuie să fie între 50-100mV, pentru ca bugetul de zgomot permis să nu fie depășit .

Imagine 1.24. Cross Talk cu valoare de aproximativ 500mV. [12]

Pentru a micșora această valoare de 500mV, urmează să arăt două modalități din cele enumerate.

1.2.2.1. Mărirea distanței dintre semnalele adiacente

Pentru a verifica această modalitate, voi mări distanța dintre traseele cuplate de la 4 mils (0.1mm) la 12 mils (0.3mm).

Imagine 1.25. Mărirea distanței dintre semnale la 12mils. [12]

Cross talk-ul este mult mai scăzut, în loc de aproximativ 500mV, valoarea curentă este de 100-150mV.

Imagine 1.26. Cross talk dupa mărirea distanței dintre semnale 100-150mV. [12]

1.2.2.2. Adăugarea terminațiilor pentru semnalele adiacente

Dezavantajul metodei precedente constă în faptul că, mărirea distanței poate ocupa mult spațiu pe placă și unele componente nu permit așa ceva. Astfel prin adăugarea terminațiilor R1 și R3 de 44.2 Ohmi, distanța dintre traselee cuplate este de 4mils, vedem că obținem cross talk similar ca și în cazul măririi distanței dintre semnale.

Imagine 1.27. Adăugarea terminațiilor R1, R3 de valoarea 44.2Ohmi. [12]

Imagine 1.28. Cross talk (în albastru) are de aproximativ 100mV. [12]

În imaginea de mai sus, se poate urmări că semnalele de la generatorul agresor și de la receptorul acestuia, sunt mult mai stabile, overshooting-ul (supracreșterea) nu depășește 4V, ca și în cazul fără terminații.

Având în vedere cele 2 opțiuni prezentate mai sus pentru reducerea fenomenului de cross talk, persoanele care se ocupă de proiectarea plăcilor electronice, preferă să folosească metoda adăugării terminațiilor, nu doar pentru a micșora zona în care se realizează rutarea, dar și pentru a micșora overshooting-ul. Așa cum am scris – micșorând ringing-ul, scade si cross talk-ul.

1.2.3. Terminațiile

În paragrafele anterioare am atins puțin problema terminațiilor. Dar ce sunt acestea?

Acele circuite electronice care au ca scop asigurarea calității semnalelor transmise, transferului optim de putere între circuite și funcționalității echipamentului electronic se numesc terminații. Componentele cele mai utilizate în astfel de circuite sunt rezistoarele, condensatoarele și în unele cazuri diodele.

Terminațiile pot fi plasate pe traseul unde se transmit date, fie în capătul dinspre generator, fie în capătul dinspre receptor.

Un alt avantaj ale acestor circuite adiționale este reducerea energiei de radiofrecvență (energiei care radiază – EMI). [13]

Tehnica terminațiilor cuprinde 6 metode

Rezistor serie

Rezistor ”pull-up” conectat la alimentare

Rezistor ”pull-down” conectat la masă

Grupare rezistivă conectată la alimentare și masă

Grupare RC conectată la masă

Grupare de diode conectată la alimentare și masă

1.2.3.1. Rezistor serie

Introducerea unei terminații, în general, se face prin amplasarea unei sau unor componente la capătul dinspre receptor, însă metoda rezistor serie este singura, este singura care face excepție.

Terminarea semnalului prin această metodă se realizează la capătul dinspre emițător sau generator, reprezintă o metodă eficace pentru trasee unde nu există ramificații, altfel spus ”legături punct la punct.”

Dezavantajul principal – semnalul este atenuat.

Avantajul major – la receptor nu apar supracreșteri – overshooting -, adică nu va fi generat fenomenul de ”ringing”. [13]

Această metodă este în special folosita la familiile logice CMOS.

Figura 1.29. Terminație folosind tehnica rezistor serie. [13]

Rs=Z0-Zg (1.1)

Relația 1.1 este formula de calcul pentru calcularea valorii terminației ce urmează a fi folosită.

Zg – impedanța generatorului

Z0 – impedanța caracteristică a liniei de transmsie

Rs – rezistența terminației serie

Avantajele acestei tehnici sunt

prevenirea reflexiilor

adaptarea de impedanță

minimizarea overshoot-urilor si undershoot-urilor

minimizarea curențiolor de radiofrecventă

1.2.3.2. Rezistor ”pull-up” conectat la alimentare

Folosind această metodă, un rezistor se conecteaza lăngâ receptor, între traseul de semnal și traseul de alimentare a circuitului. Are ca rol, adaptarea de impedanță între traseul de semnal și circuitul receptor.

În cazul în care, rezistorul este ales corect, realizează o bună adaptare și elimină reflexiile. Dezavantajul acestei tehnici este că, simpla prezență a rezistorului prezintă o cale permanentă de curent, conducând la creșterea puterii consumate la shift-are spre valori superioare a nivelului 0 logic. [13]

Figura 1.30. Terminație folosind rezistor ”pull-up” [13]

Rp-u=Z0 (1.2)

Din relația 1.2, observăm că valoarea rezistorului de „pull-up” trebuie să fie egală cu impedanța traseului. [13]

1.2.3.3. Rezistor ”pull-down” conectat la masă.

Funcția acestor terminații este identică cu terminațiile pull-up. Rezistorul se montează între capătul dinspre receptor al traseului de semnal și structura de masă.

Realizează adaptarea de impedanță între traseul de semnal și circuitul receptor și dacă este dimensionat corect poate elimina reflexiile.

Prezența rezistorului generează o cale permanentă de curent spre masă, ceea ce conduce la creșterea puterii consumate, iar în zona de shift-area spre valori inferioare a nivelului de 1 logic. [13]

Figura 1.31. Terminație folosind tehnica ”pull-down” [13]

Rp-d=Z0 (1.3)

Valoarea rezistorului conectat la masă se poate obține din relație 1.3.

1.2.3.4. Grupare rezistivă conectată la alimentare și masă

Folosind aceasta tehnică, se conectează două rezistoare la circuit, pe partea de alimentare, respectiv pe partea de masă; tehnica se mai numește metoda terminației Thevenin. Acest tip de terminație este considerat optim pentru circuite TTL, în cazul semnalelor de tip bus. O dimensionare greșită a rezistoarelor, poate duce la modificarea nivelurilor de prag.

Calculul rezistenței pentru acest tip de terminație are relația 1.4.

Rp-u = Rp-d = 2 x Z0 (1.4)

Figura 1.32. Terminație Thevenin [13]

Dacă valorile rezistoarelor este aleasă corect, acest divizor rezistiv Thevenin elimină reflexiile, ce sunt prezente în absența terminației. Dezavantajul major este dat de puterea consumată; prezența rezistoarelor în circuit generează o cale permanentă de curent continuu. [13]

1.2.3.5. Grupare RC conectată la masă

Pentru această tehnică se conectează un rezistor în serie cu un condensator la masă, la capătul dinspre receptor. Această terminație este utilă atât pentru circuitele TTL cât si pentru CMOS.

Figura 1.33. Plasarea grupării RC între intrarea dispozitivului receptor și masă [13]

În această configurație rezistorul realizează adaptarea de impedanță dintre traseul de semnal și dispozitivul receptor, în timp ce condensatroul păstrează nivelul de curent continuu al dispozitivului. Un avantaj remarcabil al acestei tehnici, este lipsa căii de curent continuu spre masă, iar curenții alternativi de radiofrecvență se pot scurge la masă în momentul comutărilor L->H, H->L. Dar, datorită prezenței condensatorului apar întârzieri pe traseu și neteziri pe fronturile semnalului util. [13]

Valoarea componentelor pasive este dată de relația 1.5.

R=Z0 , C=20…600pF (1.5)

1.2.3.6. Grupare de diode conectată la alimentare și masă

Metoda constă în plasarea a două diode, numite ”clamping diodes” între capătul dinspre receptor al traseului și structurile de alimentare și masă ale modulului.

Figura 1.34. Plasarea diodelor la structurile de alimentare și masă [13]

Această tehnică este utilizată în general pentru structuri de semnal diferențiale sau pentru configurații de tip magistrală. Rolul lor este limitarea overshoot-urilor și undershoot-urilor ce apar la tranzițiile L->H, H->L. Singurul avantaj al acestui tip de configurații este consumul redus de putere. [13]

Dezavantajele acestui montaj sunt următoarele:

– răspuns slab în frecvență, ce cauzează probleme în cazul semnalelor rapide

– adaptarea de impedanță nu este realizată

– apariția reflexiilor [13]

Dacă se iau în considerare cele 3 aspecte ale SI menționate în paginile anterioare, încă în procesul de proiecatre a plăcilor care funcționează la viteze mari, multe din probleme SW, cât și HW se pot preveni.

Pe lăngă, partea de SI, există și partea de PI.

1.3. Power Integrity – PI

De ce Power Integrity … ?

Tendința în electronica actuală este de a folosi viteze mari de transfer la o putere cât mai mică. Prin viteze mari de transfer se înțelege – timp cât mai scurt de tranzit între cele 2 stări L->H, H->L.

Dacă pe partea de SI am descris principalele aspecte ce trebuie luate în considerare, în analiza PI pe timpul proiectării unei plăci electronice, următorii factori trebuie luate în considerare:

DC drop. IR drop analysis

AC drop analysis.

Imagine 1.35. Componente arse cauzată de proiectare inadecvată

1.3.1. DC drop. IR drop analysis.

Având în vedere că tensiunile la care lucrează integratele de ultimă generațiile, analizarea căderii de tensiune de la ieșirea din VRM (Voltage Regulator Module – regulatorul de tensiune) până la integrat, are un rol extrem de important în proiectarea plăcii. Această problemă este tratată ca și DC drop sau IR drop analysis, cu alte cuvinte căderea de tensiune de pe placă.

De ce avem nevoie de o astfel de analiză?

Nu ajunge tensiune suficientă de la surse de alimentare până la integrate. Are ca efect funcționarea defectuoasă a integratului.

Densiate de curent mare pe o porțiune din PCB. Are ca efect străpungerea dielectricului, plăci care se defectează, iar în cel mai rpu caz apariția unui incendiu.

Curent mare prin vias-urile care fac legătura dintre diferite insule ale plăcii. În urma defectării vias-ului, duce la deconectarea alimentării. [14]

Această analiză, are ca scop simularea căderii de tensiunie de pe placă în urma pierderilor datorate planelor de cupru, insulelor, vias-urilor și a traseelor. Astfel, se poate determina dacă este cupru suficient pe placă și dacă sunt destule vias-uri de tranziție.

Figura 1.36. Zonele care trebuie luate în considerare în momentul analizei căderii de tensiune.[14]

Pentru calcularea căderii de tensiune continue există următoarele relații

Pentru calcularea rezistenței unui plan din PCB

(1.6)

l – lungimea traseului

w – lățimea traseului

tlayer – grosimea traseului/planului

– constantă care este egală cu 1.68 x 10-8Ωm

Pentru calcularea rezistenței DC unui vias din PCB

(1.7)

d – diametrul vias-ului

tplating – grosimea vias-ului

(1.8)

Desigur există programe care realizează aceste calcule automat, în care utilizatorul trebuie să introducă doar datele despre linia de transmisie.

Imaginile 1.37 și 1.38 reprezintă distribuția tensiunii pe o placă, respectiv densitatea de curent.

Imagine 1.37. Căderea de tensiune pe mai multe zone [15]

Imagine 1.38. Densitatea de curent în diferite zone a unei plăci electronice. [15]

În cele ce urmează, am să descriu principalele aspecte ale părții alternative, care trebuie analizate de către proiectant, pentru a reduce numărul de prototipuri fabricate.

1.3.2. AC drop analysis.

Când vorbim de analizarea părții alternative a unui semnal principalele aspecte sunt

– identificarea impedanței PDN-ului (Power Distribution Network) pe toată gama de frecvență

– determinarea valorii capacitoarelor, numărul acestora și dimensiunea ce trebuie folosite

Așadar, de ce avem nevoie de analiza AC?

Pentru determinarea numărului de capacitoare ce trebuie utilizate pe placă

trebuie să știm numărul minim de condensatoare pentru ca rețeaua de distribuție a puterii (PDN) să funcționeze

posibilitatea reducerii numărului de condensatoare utilizate, pentru a reduce costul

trebuie să știm exact de câte avem nevoie, din fiecare valoare

Pentru determinarea poziției capacitoarelor

care din zonele plăcii necesită mai multă decuplare

dacă montarea condensatoarelor este eficientă

Pentru înțelegerea propagării zgomotului prin plane

care este zgomotul de tensiune maxim indus

care din zonele planului necesită mai multe condensatoare

Pinii de alimentare a integratelor au nevoie de curent alternativ pe toată gama de frecvență folosită

Impedanța PDN-ului (rețelei de distribuție a puterii)

o impedanță mare, duce la o distribuție inadecvată a puterii, ce poate cauza zgomot și astfel să apară probleme de SI

dacă impedanța nu este corectă, permite propagarea zgomotului prin placă [14]

Principala componentă a unui PDN sunt condensatoarele, care au ca scop

bypass – fac legătura între plane când sistemul rulează în regim alternativ, astfel se obține o cale de întoarcere neîntreruptă și controlează radiațiile – EMI

decuplare – transmit curentul alternativ către saricini și stabilizează tensiunea alternativă

același capacitoare pot funția pentru ambele scopuri [14]

Condensatorul fiind componenta principală în realizarea unui PDN adecvat, una din cele mai importante aspecte ce trebuie considerată este frecvența de rezonanță sau zona cu impedanța cea mai mică.

Impedanța condensatoarelor depinde de capacitatea și frecvența în care se folosește. În cazul unui condensator ideal, impedanța acestuia este indirect proporțională cu capacitatea, adică în timp ce capacitatea crește, impedanța scade. Mai mult de atât, impedanța scade, cu cât crește frecvența.

Graficul din imaginea 1.39 reprezință caracteristica de frecvență al unui condensator ideal.

Imagine 1.39. Caracteristica de frecvență al unui condensator ideal [16]

În realitate condensatoarele au atât rezistență cât și inductanță. Într-o expresie simplă, aceste caracteristici se pot scrie ca și un circuit echivalent serie R, L, C. R este numit rezistența echivalentă serie (ESR), L reprezintă inductanța echivalentă serie (ESL).

Imagine 1.40. Circuitul echivalent serie al unui condensator. [16]

Impedanța unui condensator real își schimbă tendința la o anumită frecvență datorită ESL-ului. Această frecvență se numește frecvența de rezonanță(SRF – Self Resonant Frequency). La frecvențe mari de SRF, impedanța condensatorului crește deoarece ESL afecteaza impedanța. În momentul în care componenta ajunge la frecvența de rezonanță, impedanța capacitivă și inductivă se anulează, astfel rămăne doar valoarea rezistivă (ESR) a condensatorului.

Formula de calcul pentru obținerea frecvenței de rezonanță este dată de relația //16//

Iar impedanța de rezonanță este egală cu rezistența componentei.

Imagine 1.41. Caracteristica de frecvență a unui condensator real. [17]

Pentru diferite capacități al condensatoarelor caracteristica de frecvență arată ca și cel din imaginea 1.42.

Imagine 1.42. Caracteristica de frecvență ale diferitelor valori de condensatoare [18]

Dacă ne uităm la caracteristica de frecvență din imaginea 1.42, putem deduce următoarele concluzii

Inductanța – este aproape întotdeauna determinată de modul în care se montează pe placă și nu de valoarea intrinsecă a ESL-ului

Rezistența – în mare parte este determinat de valoarea ESR-ului, dar adăugând trasee la montare sau montare incorectă, această valoare s-ar putea dubla

Capacitatea – este întotdeauna valoarea condensatorului

Pentru a îmbunătățirea caracteristii de inductanță a condensatoarelor, este nevoie de componente cu ESL cât mai mic posibil. Pentru a obține un ESL cât mai mic, următoarele măsuri trebuie luate la proiectarea PDN-ului.

Să un se folosească trasee. Plasarea vias-urilor să se facă lângă pad-urile de montare, cât mai aproape una de alta

Dacă nu este destul spațiu petru plasarea vias-urilor adiacente cu pad-urile, cea mai bună optțiune este plasarea întregii capsule într-o altă poziție. Locația condensatorului nu este atât de importantă, ci inductanța de conexiune.

Folosind 4 vias, în loc de 2, poate înjumătăți inductanța de conexiune atunci când diametrul vias-ului este mai mic în comparație cu pad-ul componentei

Montarea condensatoarelor de decuplare să se facă pe partea care este cea mai apropiată de plane. Inductanța conexiunii este aproape proporțională cu distanța până la plane

Să nu se împartă vias-urile condensatoarelor de decuplaj de frecvență mare cu IC-uri. [19]

Imagine 1.43. Inductanța condensatoarelor în funcție de plasarea vias-urilor

Capitolul 2. Programe utilizate

Pentru realizarea proiectului de la concurs am folosit mai multe programe.

1. Altium Designer – pentru realizarea schemei

2. Ansys – pentru simulări DC și AC

3. PCB Toolkit – de la Saturn PCB Design

2.1. Altium Designer

Altium Designer este un program CAD (Computer Aided Design), este folosit în principal pentru crearea schemelor circuitelor electronice și rutarea acestora.

Imaginile 2.1 și 2.2 sunt părți din subiectul de la concursul TIE2013 realizat cu Altium Designer. Imaginea 2.1 reprezintă partea de ”schematic” a circuitului, iar imaginea 2.2 reprezintă cablajul sau ”layout”-ul circuitului.

Imagine 2.1. Schema electrică.

Pe lângă numeroasele programe CAD asemănătoare, pentru Altium se găsesc o gamă largă de tutoriale și training-uri accesibile gratuit pe internet, pentru orice persoană care dorește să invețe să folosească acest program. Training-uri se pot găsi atât în format text, cât si audio-video.

Imagine 2.2. Cablajul proiectului de la TIE2013

Unele avantaje în folosirea platformei Altium Designer sunt următoarele.

După plasare, alocarea amprentelor a mai multor componente poate fi realiză simultan, accesând opțiunea de ”Fooprint Manager” astfel Tools – Footprint Manager- Imaginea 2.3

Asemenea, după plasare, setarea valorilor componentelor poate fi realizată simultan, apelând la ”Parameter Manager” din Tools – Parameter Manager – Imaginea 2.4.

În cazul în care două sau mai multe componente au aceeași referință, acestea sunt semnalate

Trecerea de la realizarea schemei pe partea de PCB se poate face aproape instantaneu

Trasarea traseelor diferențiale se realizează împreună, astfel urmărirea diferenței de lungime dintre trasee devine mai ușoară – Imaginea 2.5.

Modalitatea de crearea a amprentelor (footprint) pentru componente este ușor de înteles. Proiectantul are nevoie doar de datasheetul componentei ce urmează a fi montată, iar amprenta va fi generată automat – Imaginea 2.6.

Imagine 2.3. Alocarea amprentelor – Footprint Manager

Imagine 2.4. Setarea valorilor – Parameter Manager

Imagine 2.5. Rutarea traseelor diferențiale

Imagine 2.6. Crearea amprentelor.

Avantajele enumerate mai sus, sunt doar unele din multe. Un alt aspect important, îl are procesarea de fabricare. Toate cablajele pot fi exportate in format ODB++, ca pe urmă să fie integrate într-un alt program.

2.2. ANSYS

Ansys este o platformă bazată pe tehnologii integrate cu scopul validării design-ului unui produs și verificarea comportametului in funcțiune. Permite studii parametrice și optimizare în funcție de fenomenele fizice care apar.

Ansys permite simulări atât pe partea de SI, cât și pentru PI.

Această platformă are abilitatea de a importa modele IBIS, fișiere Touchstone, Parametri S a componentelor, fișere ce se pot descărca de pe site-ul producătorului de componente. [20]

2.2.1. Modele IBIS

IBIS – Input/Ouput Buffer Information Specification – este un model care descrie caracteristicile electrice ale unei intrări și ieșiri digitale folosind date ce corespund caracteristicilor tensiune-curent, respectiv tensiune-timp. Un model IBIS constă dintr-un tabel care conține date referitoare la tensiunile și curenții de la pinii de intrare și ieșire și date despre timpii de tranzație dintre stările L-H, H-L. Imaginea 2.7 reprezintă datele conținute într-un model IBIS.

Aceste modele sunt destinate pentru folosirea SI. [21]

2.2.2. Fișiere touchstone

Sunt fișiere care stochează rezultatele unor măsurători care au fost realizate pentru pe unul sau mai multe porturi. Fișierele touchstone au extensia ”.sNp” unde ”N”, reprezintă numărul de porturi folosite în analiza semnalelor. Aceste fișiere sunt des folosite în analiza semnalelor.

Un exemplu pentru de fișier pentru 1 port poate fi

# MHz S DB R 50

143.40000 -15.91406 100.92188

Prima linie, este linia de opțiuni și are semnificația

MHz – datele sunt indicate în diferite frecvențe de MHz

S – indică că sunt folosiți parametri S (Scattered Parameters)

DB – indică faptul că datele sunt în dB și unghiul

R – indică faptul că există o rezistență de referință

50 – este valoare rezistenței de referință

A doua linie, conține datele propriu zise și are următoare semnificație

”La frecvența de 143.4 MHz, magnitudinea semnalului este de -15.91406 dB și defazat cu unghi de 100.92188 grade.”

Desigur, în fișierele touchstone există mai multe linii de date, nu doar una, ca și în exemplul de mai sus. [23]

Imagine 2.7. Exemplu de date a unui model IBIS [22]

2.2.3. Scheme electrice

Ca și in Altium Designer, și in platforma Ansys există posibilitatea realizării schemelor electrice.

Imagine 2.7. Schema electrică creată în ANSYS [24]

2.3. PCB Toolkit – Saturn PCB Design

PCB Toolkit de la Saturn PCB Design, este un SW gratuit ce se poate descărca direct de pe site-ul producătorului.

Este un tool extrem de util și folositor pentru un PCB designer, deoarece scurtează timpul de proiectare. Acest tool realizează calcule și simulări în timp real pentru diferite funcții.

Printre funcțiile cele mai importante se pot număra următoarele

Via properties – setând valorile de intrare, diametru pad, diametru vias, înălțime, programul returnează printre altele căderea de tensiune, inductanța, puterea disipată prin Vias etc.

Conductor properties – ca și în cazul vias-urilor, acest tab ne returnează curentul maxim permis prin conductor, rezistența etc.

Crosstalk Calculator – ne returnează valoarea crosstalk-ului

Imagine 2.8. Interfața PCB Toolkit – Tab-ul ”Via Properties”

Capitolul 3. Partea practică

Proiectarea și analiza integrității de putere a unui traseu de alimentare dintre un SoC și interfețe DDR3.

Având schema bloc din imaginea 3.3, se va proiecta și analiza integritatea de putere, de pe traseul de alimentare de 1.5V DDR3. Dimensiunile plăcii pe care se va proiecta sunt date în imaginea 3.2. Placa are 8 straturi (layere), din care traseul de 1V5 se poate ruta pe Internal Layer Top-3, Bottom-3, Top, Bottom.

Imagine 3.1. Schemă bloc legătura dintre SoC și memoriile DDR3. [25]

Imagine 3.2. Dimensiunile plăcii 156x162mm. [25]

3.1. Partea de pre-layout

Primul lucru este verificarea caracteristicilor electrice a celor două integrate, din foile de catalog.

Pentru memoriile DDR3 MT41J128M16 avem următoarele valori

Tensiunea de alimentare de 1.5V

Imagine 3.3. Limitele tensiunii de alimentare pentru pinii care interesează

Cosumul de curent în regim continuu și în regim alternativ pana la 40Mhz, respectiv 30MHz.

Imagine 3.4. Curentul consumat de integrat in diferite moduri de funcționare

Pentru chipul folosit ca și SoC, datele caracteristicilor electrici sunt în tabelele de mai jos

Se poate observa că tensiunile de alimentare sunt asemănătoare pentru cele 2 integrate.

Imagine 3.5. Tesiunea de alimentare și consumul in regimul continuu și tranzitoriu

Având în vedere distanța dintre integrate si cerințele de rutare, cu ajutorul unei aplicații numită PCB Calculator, implementată în programul KiCAD (SW open source – asemănător cu Altium Designer), se poate analiza dimensiunea traseului de alimentare astfel încât acesta să permită trecerea curentului necesar și traseul să nu se defecteze.

A. Lățime traseu 0.1mm – lungime traseu 75mm – curent permis 0.61A

B. Lățime traseu 0.3mm – lungime traseu 75mm – curent permis 1.35A

C. Lățime traseu 0.5mm – lungime traseu 50mm – curent permis 1.96A

Imagine 3.6. Măsurători realizate pe diferite lungimi și grosimi de traseu

Curentul maxim consumat într-un anumit timp, pe traseul de 1.5V este în jur de 1.22A, astfel un traseu cu lățimea de 0.5mm pe o lungime de 50mm ar fi de ajuns.

Astfel de aplicații sunt utile nu doar pentru a afla grosimea traseului necesar pentru un curent, dar și pentru a verifica căderea de tensiune pe traseu și rezistența acestuia. Din imaginea 3.6.C se poate observa căderea de tensiune (Voltage Drop) este de 0.0964V, iar rezistența traseului (Resistance) este de 0.05Ω. Aceste date, sunt necesare pentru analiza ”DC drop/IR drop Analysis”.

În proiectarea cablajelor, este important de reținut următoarea regulă: cu cât lățimea traseului crește, scade impedanța acestuia, automat scade și căderea de tensiune, DAR, cu cât este mai lungimea traseului crește, crește și impedanța, deci și căderea de tensiune pe acesta. Trebuie găsită soluția optimă pe timpul proiectării.

Pentru verificiarea caracteristicilor vias-urilor am folosit programului Saturn PCB Toolkit. Valorile capacității, inductanțelor, impedanțelor, curentului maxim, căderii de tensiune se află în tabelul atașat.

Imagine 3.7. Caracteristicile electrice ale vias-urilor

3.2. Partea de Layout

Constă în crearea propriu-zisă a plăcii repectând specificațiile primite.

Astfel grosimea și numărul straturilor este dată în imaginea 3.9 Board Layer Stack-up, creat în Altium Designer, iar amprenta memoriilor și a SoC-ului sunt prezentate în imaginea 3.8.

Imagine 3.8. Amprenta unui BGA cu 96 de pini/bile, respectiv cu 625 de pini/bile.

Pasul următor este, setarea regulilor de proiectare a plăcii, ceea ce include

– grosimea traseelor

– setarea vias-urilor

– setarea distanței dintre trasee, respecitv componente (Clearence)

Imagine 3.9. A. Configurația plăcii sau PCB stack-up. Grosimea totală este de 1.603mm.

Regulile de proiectare în Altium Designer se setează astfel: Design -> Rules.

Imagine 3.9. A. Configurația plăcii sau PCB stack-up. Grosimea totală este de 1.603mm.

Schema electrică este prezentată in imaginea 3.10 A, B, C.

Imagine. 3.10. A. SoC cu capacitoarele pentru rețeaua PDN

Imagine 3.10. B. Memoriile DDR3 cu capacitoarele pentru PDN.

Imagine 3.10. C. Capacitoarele de decuplaj de lângă VRM (regulatorul de tensiune)

3.3. Analiza Post-Layout

Valoarea condensatorului de decuplaj a fost dată în urma analizelor realizate în platforma Ansys, astfel ca un condensator de 7.5uF, cu ESL 0.1nH si ESR 1mΩ, are frecvența de rezonanță la 50MHz, impedanța capacitivă si inductivă se anulează reciproc în acest punct – imaginea 3.14.

Imagine 3.11. Reprezintă schema cu condensator de decuplaj pentru realizarea simulărilor dintre SoC și sursa de alimentare de 1.5V.

Diagrama din imaginea 3.12 reprezintă valoare tensiunii de la ieșirea din regulator, pe schema de mai sus DC=1.5V, iar imaginea 3.13 reprezintă tensiunea ce se vede la intrarea in SoC. Măsurătorile au fost luate în regim continuu.

Imagine 3.12. Graficul tensiunii în funcție de timp la ieșirea din regulator (VRM)

Imagine 3.13. Graficul tensiunii în funcție de timp la intrarea în SoC, cât și la DDR3

Imaginea 3.14. Caracteristica de frecvență a condensatorului C52.

Pentru memoriile DDR3 care au frecvențe maxime diferite la scriere, respectiv la citire, am adăugat 2 condensatoare, vezi imaginea 3.15, pentru ca în zona de 30-40MHz capacitoarele să atingă frecventțele de rezonanță, astfel impedanța să fie minimă.

Imagine 3.15. Schema cu condensatoarele de decuplaj pentru memoriile DDR3, C84 cu 15uF, C62 cu 10uF. Pentru ambele componente presupun că ESL este 0.1nH, iar ESR este 1mΩ.

Imagine 3.16. Caracteristica de frecvență pentru condensatoarele de decuplaj pentru DDR3.

Montajul pentru acest proiect este atașată în imaginea de mai jos.

Imagine 3.17. Cablajul realizat în Altium.

Concluzie

Cu acest proiect de finalizare a studiilor de masterat, sper să fi atins interesul câtorva persoane despre importanța simulărilor din timp, încă din faza de proiectare, atunci când placa nu a fost creată fizic, astfel se reduce atât perioada de proiectare și fabricare a plăcilor electronice, cât și costul.

Înainte de existența platformelor de simulare o placă a trecut aproximativ de 5-6 ori prin ciclul de proiectare până s-au stabilizat/corectat problemele apărute, dar cu ajutorul acestor utilități șansa de succes a unei plăci care să funcționeze fără probleme perioade mari de timp încă din primul ciclu este de aproximativ 95%.

Chiar dacă prin această lucrare am zgâriat doar suprafața ”iceberg”-ului, din domeniul PCB design, încurajez viitorii studenți să pună accent pe proiectare căci este o ramură impresionantă a electronicii. Este adevărat că singurul dezavantaj major, constă în lipsa materialelor de training pentru programele complexe de simulare cum ar fi ANSYS, dar până când persoana reușește să pună mâna pe astfel de tutoriale, încurajez să stăpânească teoria.

Bibliografie

[1].https://superuser.com/questions/344132/does-ram-cooling-make-a-difference-to-performance

[2] https://en.wikipedia.org/wiki/DDR4_SDRAM

[3] https://www.youtube.com/watch?v=FUhCrWoNA2c

[4] https://www.computerhope.com/jargon/m/mothboar.htm

[5].https://www.youtube.com/watch?v=dcNk0urQsQM&list=PLwjK_iyK4LLDew546gmrJhB8zU9q_AmOy

[6].https://www.slashgear.com/intel-coffee-lake-cpu-may-be-a-bitter-upgrade-to-swallow-03493871

[7] https://www.youtube.com/watch?v=FUhCrWoNA2c

[8].https://www.intel.fr/content/www/fr/fr/smart-home/connected-home/anywan-soc-grx350-grx550-brief.html

[9].https://www.microcontrollertips.com/microcontrollers-vs-microprocessors-whats-difference

[10] http://www.fluke.com/fluke/m3en/support/Tech-Briefs/Signal-Integrity.htm

[11] http://siemc.com/?q=js5_3_ringing

[12] http://siemc.com/?q=js5_4_xtalk

[13] http://www.cetti.ro/v2/download/TIE-Lab7-Analiza_integritatii.pdf

[14].https://www.pads.com/multimedia/player/power-integrity-analysis-pads-webinar-0da2ca0f-8dcd-451c-aee6-fe41bf8a17bb

[15] SIwave Training Signal and power Integrity analysis for complex PCBs and IC packages

[16] https://www.yuden.co.jp/ut/product/support/faq/q007.html

[17] https://www.murata.com/products/emiconfun/capacitor/2013/02/14/en-20130214-p1

[18].https://www.murata.com/~/media/webrenewal/products/emc/emifil/knowhow/basic/chapter02-p4/c39e.ashx?la=en-us

[19] https://learnemc.com/decoupling-for-boards-with-closely-spaces-power-planes

[20] https://www.inas.ro/ro/noutati/a-fost-lansat-ansys-120

[21] http://www.analog.com/media/en/technical-documentation/application-notes/AN-715.pdf

[22] http://www.signalbytestech.com/web_articles/creating_an_ibis_file.html

[23] http://www.kirkbymicrowave.co.uk/FAQ/What-is-a-Touchstone-file/

[24] Design Flow Methodologies for High-Speed Printed Circuit Board – Ansys Training

[25] Subiect TIE+ 2017