Proiect
> R o o t E n t r y 0 W F Xz @<; Xz 0 W o r d D o c u m e n t c # @ @ W W d c p o O b j e c t P o o l Y Xz Xz S u m m a r y I n f o r m a t i o n ( j k O ! " # $ % & ' ( ) * + , - . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ^ _ ` a b c d e f g h i j k l m n o t u v w x y z { | } ~ E q u a t i o n N a t i v e F < C o m p O b j j P I C M E T A x " # $ % & ' ( ) * + , - . / 0 1 2 3 4 5 6 7 8 9 : ; = > ? @ A B C D E F G H I J K L O P Q R S T U V W X Y Z [ ] ^ _ ` a b c d g h i j k l m n o q r s t u v w y z s e N < F Microsoft Word Document MSWordDoc Word.Document.6 9 q > date din proces de la echipamente locale i prelucrarea lor centralizat . 1.1.2. Structuri ale sistemului informa ional de conducere de a proceselor Extst 2 solu ii de implementare a func iilor de comand i de calcul aferente unui proces : a. – conducere centralizat b. – conducere descentralizat a) Solu ia centralizat poate fi aplicat n sistemele cu comand direct n care func iile de prelucrare , prelucrare, administrare n T.R., distribuire a datelor, sunt atribuite calculatorului pentru conducerea fabrica iei. b) Solu ia descentralizat const n distribuirea func iilor de calcul i comand unor unit i ierarhizate pe 3 nivele. Varianta de implementare descentralizat ofer o siguran\ n func\ionare i o flexibilitate superioar celei centralizate. 1.1.3. Sisteme cu leg tur stea master-slave Problema achizi ion rii unui num r foarte mare de semnale de intrare ridic probleme serioase legate de tratarea lor n timp real, de modularitatea programelor i de siguran a n func ionare . Sistemele locale incluse n aceast structur sunt independente. Sistemul master ruleaz un software multitasking de supraveghere I conducere de proces. Structura dac nu se complic foarte mult este indicat n conducerea n timp real, sistemul master rezolv nd imediat problemele care-i sunt comunicate asincron de la sistemele locale. Cu alte cuvinte r spunsul este rapid. Schema unei astfel de structuri este : 1.1.4. Sistem cu leg tur multipunct master-slave Structura unui astfel de sistem este : Aceast structur rezolv dezavantajele structurii anterioare dar introduce alte dezavantaje : – are avantajul leg turii simple – comunica ia masterului cu modulele slave se fa ce prin interogare ciclic . n timpul comunic rii masterului cu un slave linia este ocupat . Acest procedeu poate fi considerat un avantaj n unele situa ii, cum ar fi r spunsul sistemelor locale la momente bine precizate , dar poate fi considerat un dezavantaj dac se dore te un r spuns n timp real. Viteza de comunicare este totu i destul de mare i dac servirea modulelor slave locale se rezum la probleme simple , dezavantajul poate fi eliminat. La realizarea unei astfel de structuri se face o ini ializare prin trimiterea unor coduri de recunoa tere pentru sistemele locale care sunt par ial independente. 1.2. Sisteme de instrumenta ie Un astfel de sistem ofer n afar de simpla m surare a unor m rimi fizice, func ii de prelucrare care s furnizeze informa ii c t mai apropiate de nivelul strategie al lu rii deciziilor. Un sistem de instrumenta ie este alc tuit din : a. un suport hardvare adecvat compus din mai multe micrusisteme din care unul cu rol de achizi ie de date. b. un sistem de programare care s realizeze : – comanda m sur rii – prelucr ri primare – prelucr ri complexe (diferen iere, integrare, analiz spectral ) – facilit i de arhivare – reg sire – func ii speciale de analiz i evaluare – posibilit i de nglobare n sisteme ierarhice Deci un sistem de instrumenta ie este un ansamblu hard – soft a c ror destina ie este preluarea unor m rimi fizice primare i prelucrarea acestora de o manier complex n scopul furniz rii unor rezultate c t mai utile unor opera ii de evaluare sau de decizie. Structura unui sistem de instrumenta ie este : Pentru controlul unui proces fizic este necesar extragerea informa iilor despre desf urarea procesului, prin utilizarea traductoarelor. Semnalele de la ie irile traductoarelor sunt transformate n tensiuni electrice (semnale analogice) cu circuite de condi ionare a semnalelor. Pentru controlul numeric al procesului fizic se impune realizarea conversiei semnalelor analogice n semnale numerice acceptate de sistemul de prelucrare numeric (calculator, microcalculator, sistem cu microprocesor sau microcontroler). Semnalele numerice se ob in prin prelevarea la momente de timp date, a valorilor semnalelor analogice i conversia acestor valori sub form numeric cu sisteme de achizi ie de date, SAD. Semnalele numerice rezultate din prelucrare se utilizeaz pentru comanda elementelor de execu ie de control (dispozitive de afi are numeric i alfanumeric , relee, electrovalve etc. ). Pentru comanda cu semnale analogice a unor a unor elemente de execu ie de control (motoare, nregistratoare etc.) este necesar conversia semnalelor numerice prelucrate n semnale analogice cu sisteme de distribu ie de date, SDD. 1.2.1. SAD cu un semnal analogic de intrare Structura unui sistem de achizi ie de date cuprinde circuite analogice cu func ii de prelucrare necesare pentru conversia datelor, circuite pentru conversia analog numeric i circuite de interfa pentru transferul semnalului numeric rezultat din achizi ie la sistemul de prelucrare numeric , SPN. De asemenea, prin circuitele de interfa se poate realiza controlul func ion rii SAD de c tre SPN. Structura unui sistem de achizi ie de date cu un semnal analogic de intrare : 1.2.2. SAD cu mai multe semnale analogice de intrare Pentru achizi ia cu un sistem a mai multor semnale analogice de intrare se impune utilizarea unui circuit multiplexor. Acest multiplexor poate fi conectat n structura sistemului de achizi ie de date n mod diferit, ob in ndu-se variantele de SAD care se prezint n cele ce urmeaz , n ordinea cre terii complexit ii structurii ca num r de componente utilizate i cu consecin a cre terii frecven ei de achizi ie. 1.2.3. SAD cu multiplexarea semnalelor analogice de intrare Structura sistemului de achizi ie de date cu multiplexarea semnalelor analogice de intrare, cuprinde un ansamblu CEM-CAN la intr rile c ruia se conecteaz succesiv semnalele analogice de intrare, prin multiplexare n timp. Sistemul de achizi ie de date cu multiplexarea semnalelor de intrare este cea mai simpl variant constructiv , n sensul c utilizeaz pentru achizi ia mai multor semnale analogice de intrare un singur CEM i un singur CAN. 1.2.4. SAD cu multiplexarea ie irilor CEM Structura sistemului de achizi ie de date cu multiplexarea ie irilor circuitelor de e antionare i memorare,cuprinde c te un CEM pentru fiecare din cele K semnale analogice de intrare i un singur CAN. 1.2.5. SAD cu multiplexarea ie irilor CAN Structura sistemului de achizi ie de date cu multiplexare ie irilor convertoarelor analog numerice cuprinde c te un ansamblu CEM-CAN pentru fiecare din cele K semnale analogice de intrare. Rezult c procesele de prelucrare i conversie analog numeric se pot desf ura independent i simultan pentru toate semnalele de intrare. Structura de principiu a unui SAD cu multiplexarea ie irilor : 1.3. Sisteme cu microcontrolere Procesul de proiectare a sistemelor reprezinta o trecere gradata de la definirea cerintelor generale la definirea unor detalii concrete . n sistemele concetrate pe microprocesare , majoritatea detaliilor de functionare sunt definite prin programe. Totusi, inainte de a incepe programarea propriuzisa, este necesara stabilirea unei configura ii de hard-ware care sa fie capabil s satisfac specifica iile sistemului. De asemenea trebuie proiectate i circuite de interfa , pentru a converti semnalele (digitale) ale microcalculatorului n semnale compatibile cu dispozitive electromecanice de intrare i ie ire. Este posibil ca n cazul sistemelor simple aceasta sa fie unica problema n materie de proiectare hardware. Microcalculatoarele realizate pe un singur cip includ un microprocesor, memorie, temporizator i linii de intrare – iesire prevazute cu latch-uri. Dac parametrii microcalculatorului sunt adecva i problemei, proiectarea de hard-ware se reduce la conceperea unui cablaj imprimat pentru a ne cupla la circuitul de interfa i la punerea sa ntr-o cutie mpreun cu o surs de alimentare . Adesea, se impune prezen a unei logici externe simple, pentru a manipula sarcini care altfel ar mari n mod serios timpul de execu ie al procesorului. De exemplu, datele prezentate la o intrare asincron pot fi prelucrate direct de catre program, daca programul e antioneaz intrarea cel pu in la un interval de timp egal cu 1/8 din durata unui bit. Daca se foloseste o logic extern , de sincronizare, aceasta se poate reduce la o intrerupere pe durata unui bit, iar dac utiliz m un registru extern de depasare, programul trebuie intrerupt doar o data la fiecare byte. Daca aplica ia impune si alte prelucrari cu o pondere important n timp este necesar s oper m la nivel de byte. Exist cipuri receptoare serie specializate pentru aceasta problema.Cipurile pentru cuplarea cu dispozitive periferice sau cele suplimentare de RAM si ROM se pot adauga la orice microcalculator sau sistem cu microprocesor prin simpla conectare n paralel la un plus comun. n general, circuitele de interfa periferice con in at t registre de date c t i registre de control/stare pe care procesul le scrie sau le cite te ca i cum ar fi loca i de memorie (sau porturi de intrare/iesire). Registrele de control permit ca un singur circuit s fie folosit ntr-o varietate larg de aplica ii. Adaptarea func iilor circuitului prin bi ii de control constituie un exemplu pentru modul n care aceste circuite pot fi f cute s satisfac o gam larg de sarcini prin simpla programare. n mod sigur circiitul de interfa de intrare/ie ire cel mai utilizat este interfa a programabil pentru periferice (PPI) denumit i adaptor de interfa cu perifericele (PIA). Aceste circuite cu 24 de pini de intrare/iesire de uz general, care se cupleaz la busul de date astfel nc t semnalele de intrare i ie ire pot fi tratate de catre program ca bi i din memorie (sau din porturile de I/O). Registrele de central de pe cip se pot ini ializa prin programul de restart pentru a specifica care linii vor fi intrari i care anume ie iri. Unele microcomputere con in un adaptor de interfa cu perifericele simplificat; ele folosesc un circuit cvasibidirec ional care elimin necesitatea unui registru de control pentru a specifica daca pinii sunt intrari sau ie iri. Toate liniile pot fi intrari sau ie iri. Daca viteza nu ar ridica probleme, toata interfa a de intrare/ie ire ar putea fi realizat prin controlul cu ajutorul programului al liniilor de intrare/ie ire de uz general. Apar ns adesea procese prea rapide i n aceast situa ie este necesar introducerea de logic extern pentru a realiza o prelucrare primara a intrarilor i o reducere suficient a cerin elor la ie ire pentru ca microcalculatorul s poat lucra corespunzator. Controlerele de comunica ie serie includ circuite de tip UART (receptor/transmi tor asincron universal), USART (receptor/transmi tor at t sincron c t i asincron universal), ACIA (adaptor de interfa pentru comunica ii asincron), PCI (interfa a programabil de comunica ii), etc. Con inutul registrului de control define te lungimea cuvantului, tipul de paritate, numarul bi ilor de stop, cuvintele de sincronizare. Poate exista i un registru de control al vitezei de transmisie. Alte func ii sunt cele impuse de protocoalele de comunicatie n „blocuri” SDCL (controlul liniei de comunica ie sincrone) si NDCL (contrulul de nivel nalt al liniei de comunica ie), detec ie de indicator (flag), verificarea erorilor, introducerea/extragerea de zero .a. Controlerele de ntrerupere pot fi legate n cascad rezolv nd mai multe intr ri de ntrerupere, pe baz de priorita i. Pot ndeplini si func ia de temporizare/numar toare de evenimente, numar nd tactele sistemului pentru a genera ntreruperi temporizate sau numar diverse evenimente. Circuitele periferice precedente sunt pur i simplu conectate n paralel la busul principal al memoriei. De fiecare dat c nd dispun sau au nevoiede un cuv nt de date, ele trebuie „servite” de catre program. Acest proces ia timp, deorece programul trebuie s raspund unei ntreruperi, s introduc sau sa extrag un cuv nt, s incrementeze un contor i s verifice dac mai exist „spa iu” pentru stocarea altor caractere. Dispun nd de un controler de DMA, programul este eliberat de aceasta sarcin ce consuma timp. Programului i ram ne s defineasc o zon tampon pentru fiecare dispozitiv, iar restul activit ilor sunt realizate de catre controlerul de DMA. Cre terea performan elor unui sistem ca urmare a introducerii unui controler de DMA este semnificativ dac sunt necesare multe opera ii I/O cu dispozitive rapide. 1.4. Tema lucr rii Tema lucr rii se refer la punerea n func iune a unui microsistem pentru interfa local de proces, realizarea unui simulator de proces i proiectarea i testarea unor aplica ii simple de interfa de proces i instrumenta ie. Proiectul ine cont de urm toarele specifica ii : 1. Microsistemul de interfa de proces este realizat cu microcontrolerul P89CE 558 ; microsistemul a fost realizat (nefinalizat) de fostul student Giurescu Sorin n anul 1996, urm nd a fi finalizat i pus n func iune n cadrul actualului proiect. 2. Punerea n func iune a microsistemului de la punctul 1 va fi realizat p n la nivelul realiz rii unei leg turi seriale cu un host – computer de tip PC i adapt rii i nc rc rii unui monitor serial pentru microsistem. 3. Se va realiza un simulator de proces av nd urm toarele caracteristici : 3.1. Simularea se refer la : – 4 intr ri numerice – 4 ie iri numerice – 2 m rimi analogice – 1 intrare pentru ntreruperi 3.2. Intr rile i ie irile numerice i intrarea pentru ntreruperi vor fi semnalizate cu LED-uri care s afi eze st rile acestora; 3.3. Intr rile numerice vor fi simulate prin comutatoare bipozi ionale; 3.4. Intrarea pentru ntreruperi va fi simulat printr-un buton cu revenire; 3.5. Intr rile analogice vor fi simulate prin poten iometre; 3.6. Leg tura cu microsistemul de la punctul 1 va fi realizat prin cabluri panglic i cuple conform schemelor de conexiuni ale microsistemului; 3.7. Simulatorul va fi realizat pe o plac izolatoare din textolit sau plastic, av nd piceoare din plastic de aceea i n l ime cu ale microsistemului de la punctul 1 sau fiind nglobat ntr-o cutie de n l imea respectiv . 4. Va fi realizat un program n limbaj de asamblare care s accepte i s ndeplineasc urm toarele comenzi : 4.1. – programarea parametrilor de achizi ie : perioada de e antionare, num r de e antioane, canale active, regim de lucru (single, ir de valori); 4.2. – comand start achizi ie analogic ; 4.3. – comand citire intr ri numerice ; 4.4. – comand output numeric; 4.5. – cerere raport complet; 4.6. – comand STOP; 4.7. – comand start raport complet periodic. 5. Va fi realizat un program n limbajul VISUAL BASIC care prin rularea pe un calculator gazd de tip PC , va permite : 5.1. – selectarea tipului de interfa (simulare….conf.pct.4/interfa normal , conf.pct 4); 5.2. – selectarea parametrilor de lucru (perioad de e antionare, nr. e antioane, canale); 5.3. – start / stop achizi ie; 5.4. – afi area valorilor analogice i a st rilor numerice. 6. Se va realiza testarea programelor de la punctul 4 i 5, n conjunc ie cu programul de la punctul 6 i folosind simulatorul de proces de la punctul 3. 7. Partea scris a proiectului va con ine : 7.1. Generalit i; 7.2. Studiul microcontrolerului P 89 CE 558 ; 7.3. Descrierea punerii n func iune, inclusiv schema electric ; 7.4. Prezentarea simulatorului de proces; 7.5. Descrierea programelor de la punctele 4,5 i 6; 7.6. Descrierea experment rilor i concluzii. Cap. 2. MICROCONTROLERUL P89 CE 558 2.1. Prezentare Microcontrolerul P 89 CE 558 (Philips) este un derivat al familiei 8051 , av nd acela i set de instruc ii dar facilit i hard n plus . Fa de 8051 are n plus un AN pe 10 bi i cu 8 intr ri. Ofer urm toarele facilit i hard: – memorie intern 32 kbytes FEEPROM ( ROM cu tergere i programare electric ) – 1024 octe i de RAM – 5 porturi paralele de intrare/ie ire pe 8 bi i – un port de intrare pe 8 bi i – 2 contoare/evenimente pe 16 bi i – un contor pe 16 bi i utilizat pentru captura i compararea latchurilor – structur de ntrerupere cu 15 surse pe 12 nivele de prioritate -ie ire serial standart UART – ie ire serial I2C – 2 canale de comand PWM – un circuit cu watchdoc Microcontrolerul P 89 CE 558 poate func iona n regim putere de consum redus (power -down) selectabil softwer. Unitatea de procesare central (CPU) pe care o include este 80 C 51 . Setul de instruc ii con ine peste 100 de instru ii : 49 pe un byte, 45 pe 2 byte, 17 pe 3 byte. 2.2. Schema bloc. Structura intern a microcontrolerului P 89 CE 558 : 2.3. Diagrama func ional 2.4. Diagrama pinilor pentru capsula P 89 CE 558 2.5. Semnifica ia semnalelor de intrare i ie ire ale microcontrolerului P 89 CE 558 P3.0.-P3.7.(pinii 41 – 48) reprezint port de intrare/ie ire quasibidirec ional de 8 bi i pinii portului au urm toarele semnifica ii: – P3.0.= RxD intrare serial – P3.1.= TxD ie ire serial – P3.2. =INT0 ntrerupere extern (cerere de ) – P3.3. = INT1 ntrerupere extern (cerere de ) – P3.4. = timer 0 intrare – P3.5. = timer 1 intrare – P3.6. = WR strober pentru citirea din memoria exterioar – P3.7. = RD strober pentru citirea din memoria exterioar N.C. (pinii 49-50)- pin neconecta i XTAL 2 (pin 51) – ie irea unui amplificator inversor ce poate lucra cu un oscilator cu cristal XTAL 1 (pinii 52 ) – intrarea unui amplificator inversor cu oscilator cu cristal. Trebuie conectat la 1 logic dac este selectat oscilatorul PLL (SELXTAL= 0 ) EMBED Equation.2 P2.0. – P2.7. (pinii 55-62) – reprezint pinii portului de intrare / ie ire pe 8 bi i quasibidirec ionali. Cei 8 bi i reprezint partea cea mai semnificativ a adresei dac se acceseaz memoria extern (instruc ii pe 2 octe i). EMBED Equation.2 (PIN 63 ) -ie ire de validare a nc rc rii programului. Este strob de citire pentru memoria de program extrern via port 0 i 2. Este activat de dou ori n timpul fiec rui ciclu ma in n timpul latchurilor spre memoria de program extern . C nd se execut ie irea la memoria de program extern dou active ale semnalului PSEN produce salt pe durata fiec rui acces la memoria extern de date. PSEN e inactiv (r m ne 1 logic ) ALESWE (pin 64 ) – este ie]ire de validare a latchurilor de adrese, latchuri pentru bytul mai pu in semnificativ din adresarea pe durata accesuliui la memoria extern n opera ii normale. Este activat la toate cele 6 perioade oscilatorul cu excep ia duratei de accesare a memoriei externe date. Func ia alternativ este intrare puls program EMBED Equation.2 . EMBED Equation.2 (pin 65 ) – intrare pentru acces extern. Dac pe durata RESET, EA este pus pe nivel TTL, 1 logic, CPU execut ie]ire de la memoria program intern , cu condi ia ca num r torul program s fie mai mic dec t 32768. Dac pe durata RESET , EA este pus pe nivel TTL 0 logic atunci CPU execut ie ire la memoria de program extern via port 0 i 2. EA nu trebuie l sat nelegat. Este citit pe durata RESET i nu conteaz dup . P0.7.-P0.0. (pinii 68 – 75) – Post de intrare/ie ire bidirec ional pe 8 bi i. Bi ii reprezint at t bit de adres mai pu in semnificativ c t i linii de date pe durata accesului la memoria extern . XTAL 3 (pin 78 ) – ie ire spre un amplificator inversor cu un oscilator de 32 kHz. XTAL 4 (pin 79 ) – intrare de la un oscilator de 32 kHz. XTAL 3 i XTAL 4 sunt puse pe 0 dac oscilatorul PLL nu este selectat (SELXTAL = 1 ) sau este activ RESET. SELXTAL 1 (pin 80 ) – pus pe 1 logic selecteaz oscilatorul HF (frecven mare) conectat la pinii XTAL 1 , XTAL 2. AVref+ (pin1) – referin inferioar pentru conversia analog numeric . Avref- (pin2) – referin superioar pentru conversia analog numeric . AVSS1 (pin 3) – mas analogic pentru convertorul analog numeric. AVDD1 (pin4 ) – putere suplimentar pentru convertorul analog numeric. AVSS2 (pin77) – mas analogic pentru oscilatorul PLL. AVDD2 (pin 76) -putere suplimentar (+5 V) pentru oscilatorul PLL P5.7.- P5.0. (pinii5-12) – port de intrare. Sunt 8 canale de intrare n convertorul analog numeric. VDD1,VDD2, VDD3, VDD4 (PINII 14, 28,53, 65 ) – reprezint rezerva de putere n timpul opera iilor normale i a modului de putere redus . To i pinii trebuie conecta i. VSS1, VSS2, VSS3, VSS4 (pinii 13, 29, 54, 67) – reprezint poten ial nul pentru circuit. To i pinii trebuie conecta i. ADEXS (PIN 15) – produce startul conversiei analog numerice . Startul conversiei poate fi realizat soft. Acest pin nu se las liber. EMBED Equation.2 0, EMBED Equation.2 1 (pinii16,17) – sunt ie iri cu l imea pulsului variabil . EMBED Equation.2 (pin18) – este semnal de validare a timerului watchdog T3. Pinul nu se las liber. P4.0. – P4.7. (pinii 19-22, 24-27) – este port de intrare/ie ire quasibidirec ional pe 8 bi]i. P4.0.-P4.5. au semnifica ia CMSR0 – CMSR5 care compar i seteaz reseteaz ie irile n combina ie cu timerul T2. P4.5. i P4.7. au semnifica ia CMT0 i CMT1 i sunt ie iri de comparare n combina ie cu timerul T2. RSTIN (pin30) – este intrare de reset a circuitului P89 CE 558. RSTOUT (pin23) – este ie ire pentru schemele periferice n timpul ini ializ rii i bascul rii timerului watchdog . P1.0.-P1.7. (pinii 31-38 ) – reprezint port de intrare/ie ire quasibidirec ional pe 8 bi i. P1.0.- P1.3. au semnifica\ia CT0/INT2 – CT3/INT5 i reprezint intr ri de captur pentru timerul T2 sau cereri de ntrerupere extern . P1.4. are semnifica\ia T2 i reprezint intrare de recep ie eveniment. P1.5. are semnifica ie RT2 i este intrare de reset pentru timerul T2. SCL (pin 39 ) – este semnal de ceas pentru leg tura serial 12C. SDA (pin40) – este leg tura serial 12C pentru vehiculare date. Dac SCL i SDA nu se utilizeaz atunci se conecteaz la VSS. 2.6. Descrierea func ion rii 2.6.1. Generalit i P 89 CE 558 este un circuit de sine st t tor cu performan e nalte, recomandat pentru folosirea n aplica i de timp real, instrumenta ie de m sur , control industrial, medii cu aplica ii mari consumatoare de calcule i opera ii de intrare/ie ire i chiar n aplica ii de control cu motiva ii specifice. Ofer n plus fa de func iile standard ale lui 80C51 scheme necesare la num rul de func ii dedicate hardware n aplica iile men ionate. Cuprinde un CPU i memorie program i de date n aceela i cip. Se poate face extensie a memoriei program p n la 64 kbytes extern i de asemenea o accesare a memoriei externe de date mai mult de 64 kbytes. Pentru sisteme cu cerin e de extracapabilitate, circuitul P 89 CE 558 poate fi extins utiliz nd memorie i periferice standard. Microcontrolerul P89 CE 558 are dou moduri (selectabile software) de reducere a activit \ii n scopul reducerii puterii de consum inactiv i putere-jos . Modul inactiv elibereaz CPU n timpul func ion rii continue cu RAM, timere, porturi seriale i ntreruperea sistemului. Modul putere redus salveaz con inutul RAM i elibereaz oscilatorul, iar toate celelalte blocuri func ioneaz . Modul putere redus poate fi ncheiat cu RESET extern, ntreruperea de secunde i de oricare din cele dou ntreruperi externe. 2.6.2. Organizarea memoriei CPU manipuleaz operanzi n trei spa ii de memorie. Acestea sunt 64 kbytes memorie intern de date (const nd din 254 RAM standard i 768 bytes AUX-RAM) i 32 kbytes intern i/sau 64 kbytes extern de memorie program. Tabel 1 : Accesarea memoriei prin instruc iunea MOVC pentru protejarea ROM. Loca ie MOVC Accesul la mem. progr. intern Accesol la mem. progr. extern MOVC n mem. progr. intern DA DA MOVC n mem progr. extern NU DA Tabel 2 : Maparea memoriei de date interne Loca ie Adresare RAM 0 la 127 direcat i indirect AUX RAM 0 la 767 numai direct cu MOVX RAM 128 la 255 numai indirect SFR 128 la 255 numai direct Tabel 3 : Loca iile de memorie pentru toate acces rile posibile cu MOVX ARD* xRAMP* xRAMPO** MOV x R1, A i MOV1 A, R1 0 0 0 AUX RAM loca iile 0…255 0 0 1 AUX RAM 256…511 0 1 0 AUX RAM 512…767 0 1 1 acces invalid, rezervat pentru viitor 0 x x RAM extern MOVX DPTR, A i MOVX A DPTR 0 x x AUX RAM loca iile 0…767 (reset RAM extern ) 1 x x RAM extern loca iile 0…65535 NOTA : *ARD este bit dintr-un registru de func ii speciale (SFR) numit PCON. **XRAMP 1 i XRAMP 0 sunt bi i din registru de paginare AUX-RAM denumit XRAMP (la adresa FAH ) n spa iul de memorie este stocat un num r de regi trii de func ii speciale notat SFR care ofer posibilitatea utilizatorului de a modifica o serie de caracteristici func ionale ale circuitului. Maparea n memorie i valorile la RESET ale regi trilor sunt prezentate n tabelul 4 MSB : PARTEA CEA MAI SEMNIFICATIV A ADRESELOR SFR LSB 8 9 A B C D E F 0 P0 % P1 P2 P3 P4 PSW ACC B 11111111 11111111 11111111 11111111 11111111 00000000 00000000 00000000 1 SP 11110000 2 DPL 00000000 3 DPH 00000000 4 5 6 ADRSLO* ADRSL1* ADRSL3* ADRSL4* ADRSL5* ADRSL6* ADRSL7* ADRSL8* xxxxxxx xxxxxxx xxxxxxx xxxxxxx xxxxxxx xxxxxxx xxxxxxx xxxxxxx 7 PCON P5* ADCON ADPSS ADRSH* 8 0000000 xxxxxxx 00000000 00000000 000000xx 9 TMOD SOCON IENO IPO TM2IR SICON IEN1 IPI 00000000 00000000 00000000 X0000000 00000000 00000000 00000000 00000000 A TLO CML1 CMH1 S1DAT TM2CON XRAMP 00000000 00000000 00000000 00000000 00000000 00000000 B TL1 CML2 CMH2 S1ADR CTCON FMCON 00000000 00000000 00000000 00000000 00000000 000000XO C THO CTLO* CTHO* TML2* PWMO 0000000 xxxxxxx xxxxxxxx 00000000 00000000 E CTL2* CTH2* STE PWMP xxxxxxx xxxxxxxx 00000000 00000000 F CTL3* CTH3* RTE T3 xxxxxxxx xxxxxxxx 00000000 00000000 NOTA : % = registru adresabil pe bit * = registru doar citibil Adresarea sepoate face n cinci metode: prin registru, direct, registru indirect, imediat, registru de baz plus index- registru indirect. 2.6.3. Facilit i de intrare/ie ire Controlerul P89 CE 558 are 8 porturi. Porturile 0 p n la 3 au semnifica ia pe care o au la 80C51, cu excep ia func iilor adi ionale ale portului 1. Portul 4 cu func ia paralel de I/O este egal cu porturile 1, 2, 3. Portul 5 are func ie doar de intrare paralel . Portul 0 furnizeaz liniile mai pu in semnificativeale adresei multiplexate n busul de date fiind folosite la extensia lui P 89 CE 558 cu memorii i periferice standard. Portul 1 este utilizat pentru o serie de func ii speciale : 4 intr ri de captur (sau intr ri de cereri externe de ntrerupere dac nu se utilizeaz informa ia de captur ), intrare pentru un num r tor, intrare reset pentru un num r tor. Portul 2 furnizeaz ordine superioar a adresei c nd circuitul este extins cu o memorie extern program i/sau memorie de date. Portul 3 con ine pini ce pot fi configura i individual pentru a furniza: intr ri de cerere externe de ntrerupere, intr ri pentru num r toare, intrare de recep ie de pe linia serial , ie ire de transmitere pe line serial , semnal de scriere i semnal de citire n/din memoria extern de date. Portul 4 poate fi configurat pentru a furniza semnale ce indic diferen a ntre num r torul T2 i registrul de comparare. Portul 5 poate fi utilizat n conjunc ie cu interfa a de conversie analog-numeric . 2.6.4. Ie irile puls cu modulare Aceste linii furnizeaz pulsuri cu lungime i interval programabile. Frecven a de repeti ie este definit de un registru de prescalare pe 8 bi i denumit PWMP (vezi tabel ), care reprezint ceas pentru num rare. Prescalarea i num rarea sunt comune ambelor semnale PWM. Valoarea nscris n num r torul pe 8 bi i este comparat cu con inutul a dou registre: PWM0 i PWM1. Ra i acestor pulsuri este definit de con inutul regi trilor PWM0 i PWM1 i se ncadreaz n intervalul 0/255-255/255. Semnalele pot fi utilizate n conducerea motoarelor de curent continuu. Viteza de rota ie a motorului este propor ional cu con inutul regi trilor PWMn. Frecven a fPWM se calculeaz cu formula : EMBED Equation.2 Tabel: PWMP PWMP PWMP PWMP PWMP PWMP PWMP PWMP PWMP FEN 7 6 5 4 3 2 1 0 PWM0…7 furnizeaz factorul de prescalare divizare = (PWMP) + 1 Tabel: 7 6 5 4 3 2 1 0 PWM0 (FCH) PWM07 PWM06 PWM05 PWM04 PWM03 PWM02 PWM01 PWM00 PWM1 (FDH) PWM17 PWM16 PWM15 PWM14 PWM13 PWM12 PWM11 PWM10 PWMn,0…7 furnizeaz ra\ia EMBED Equation.2 a semnalului PWMn = EMBED Equation.2 2.6.5. Convertorul analog – numeric (ADC) Controlerul P 89 CE 558 con ine un convertor A/D pe 10 bi i cu aproxim ri succesive i 8 canale de intr ri analogice multiplexate. Tensiunea de intrare se ncadreaz n plaja oferit de Avref- (tipic 0V) i Avref+ (tipic +5V). Rezultatul conversiei se ncarc n 8 regi trii buffer (10 bi i) unul pentru fiecare canal de intrare analogic . Performan ele sunt oferite de interfa a software cu ADC utiliz nd 11 regi trii cu func ii speciale (SFR): – SFR de control (ADCON) – selectare- scanare a portului SFR (ADPSS) – 8 X rezultat al conversiei pe 8 bi i LSB (ADRSL0…7) – rezultat comun pe 12 bi i MSB (ADRSH) ntr-un SFR special (PS)se face citirea intr rilor de date digitale sau alternativ func ia de intrare pentru 8 pinide intrare analogic . Serviciul minim oferit de ADC este coprins n programul microcontrolerului. ADC este capabil s opereze autonom utiliz nd func ia configurabi de autoscanare. Diagrama de func ionare a convertorului se poate vedea n figur . 2.6.5.1. Regi trii SFR. Prezentare. Descrierea bi ilor SIMBOL NUME ACCES ADCON registru control A/D citire /scriere ADPSS analog port scan-registru selec ie citire /scriere ADRSLN 8 registre rezultat A/D pe 8 bi i low doar citire ADRSH registru rezultat A/D pe 2 bi ihigh doar citire P5 port de intrare digital doar citire Registrul de scanare – selectare a portului de inarare A/D: ADPSS 7 6 5 4 3 2 1 0 ADPSS (E7H) ADPSS.7 ADPSS.6 ADPSS.5 ADPSS.4 ADPSS.3 ADPSS.2 ADPSS.1 ADPSS.0 Registrele cu rezultatele A/D: ADRSLn i ADRSH 7 6 5 4 3 2 1 0 ADRSLn ADRSn.7 ADRSn.6 ADRSn.5 ADRSn.4 ADRSn.3 ADRSn.2 ADRSn.1 ADRSn.0 ADRSH X X X X X X ADRSn.9 ADRSn.8 Registru pentru portal de intr ri digitale P5 7 6 5 4 3 2 1 0 P5(C7N) P5.7. P5.6. P5.5. P5.4. P5.3. P5.2. P5.1. P5.0. Observa ii: ADCON, ADPSS, ADRSLn, ADRSH i P5 nu sunt adresabile pe bit. Dup RESET bi iiADCON i ADPSS sunt ini ializa i la 0. ADRSLn i ADRSH nu sunt ini ializa i. 2.6.5.2. Rezolu ii i caracteristici Sistemul ADC are doi pini suplimentari AVDD i AVSS. Se poate stabili oreferin prin pinii de intrare Avref+ i Avref- . Tensiunea ntre Avref+ i Avref- define te cuanta scalei de m surare. Rezolu ia de 10 bi i a convertorului duce la mp r irea lungimii scalei n 1024 de cuante. Un pas de tensiune este 1LSB. Tipic la o referin Avref+=S,12V i Avref- =0V + AVSS rezult o cuant de 5 mV. Codul rezultatului m sur rii tensiuniianalogice de intrare poate fi calculat cu formula: C = EMBED Equation.2 EMBED Equation.2 Pentru protejarea circuitului n cazul apari iei unor situa ii critice ( dep irea pragului maxim admis ) pe intr rile analogice se prev d protec ii cu rezisten e i diode. 2.6.6. Intr rile i ie irile seriale Circuitul P 89 CE 558 este echipat cu dou porturi seriale independente S.00 i S 0.1 este un port UART duplex complet. S 0.1 este o interfa serial de intrare/ie ire pe I2C – bus un bzte orientat spre func ii master i slow. 2.6.6.1. SIO.0 (UART) Portul poate transmite i recepta simultan date. Con ine un buffer la recep ie care-i permite nceperea recep iei celui de al doilea byte nainte ca bytul deja receptat s fie citit de registru de recep ie. Dac totu i primul byte nu este citit la timp, iar urm torul byte este complet, unul din cei doi va fi pierdut. Registrele de recep ie i transmitere de S;O o sunt am ndou accesibile via SFR denumit SoBUF. Scrierea n SoBUF utilizeaz registrul de transmitere i citirea SoBUF acceseaz registrul de recep ie aflat separat. S;Oo poate opera n 4 moduri: Modul 0: Datele se transmit i se recepteaz pe accea i linie RXD . TXD este tact de ceas. 8 bi i de data sunt recepta i/transmi i (LSB primul). Rata band este fixat la 1 1/2 din frecven a oscilatorului. Pentru a opera scriere n SOCON trebuie evitat pe perioada transmiteriis se utilizeze RDX/TXD. Modul 1: 10 bi i sunt transmi]i pe calea TXD sau recepta i pe RXD: un bit de start (0), 8 bi i de dat (LSB primul ) i un bit de stop (1). La recep ie bitul de stop este pus n RB8 (SOCON2). Rata band este variabil . Modul 2 : 11bi i sunt transmi i pe TXD sau recepta i pe RXD :bit de start (0) , 8 bi i de dat (LSB primul )un al 9-lea bit de dat programabil i un bit de stop (1). La bitul 9 (din TB 8 n SOCON ) I poate fi atribuit valoarea 0 sau 1. TB 8 poate fi bit de paritate (P n PSW). Pe durata recep iei, al 9-lea bit este nc rcat n RB 8 (SOCON.2) iar bitul de stop este ignorat. Rata band este programabil la 1/32 sau 1/64 din frecven a oscilatorului. Modul 3 : 11 bi i sunt transmi]i pe TXD sau recepta i pe RXD : bit de start (0) , 8 bi i de dat (LSB primul ) , un al 9-lea bit de dat , un bit de stop(1). Modul 3 este asem n tor cu modul 2 cu diferen a c rata band este variabil n mod 3. n toate cele 4 moduri transmisia este ini ializat de orice instruc ie nscris n registru SoBUF. Recep ia este ini ializat n mod 0 dac RI=0 ]I REN=1 . n toate celelalte 3 moduri recep ia este ini ializat de startul sosit cu condi ia ca REN = 1. Structura poate fi folosit n sisteme multipprocesor fiind activat prin setarea bitului SM2 n SOCON. Tabel :Registrul SOCON pentru controlul portului serial. 7 6 5 4 3 2 1 0 SOCON SM0 SM1 SM2 REN TB8 RB8 T1 R1 Tabel : Descrierea bi ilor SOCON. 7.6 7 6 MOD DESERVIRE RATA BAUND 0 0 0 schift register tCLK/12 0 1 1 8 bit UART variabil 1 0 2 9 bit UART tCLK/64sau /32 1 1 3 9 bit UART variabil 2.6.7. Sistemul de ntreruperi Evenimentele externe i conducerea n timp real necesit servirea de c tre CPU cu utilizare asincron , executarea oric rei sec iuni de cod. Activit ile asincrone ale acestor func ii au n execu ia programului normal surse multiple i dou nivele de prioritate. Timpul de r spuns la o ntrerupere sistem este cuprins n intervalul 2,25 us – 6,75 us dac se utilizeaz cristal de16Mhz. nt rzierea timpului depinde de secven a de instruc ii executat direct dup cererea de ntrerupere. Circuitul P 89 CE 558 accept cereri de ntreruperi de la 15 surse (vezi figura ) : – INT0 I INT1 sunt ntreruperi externe – Timer 0 iTimer 1 ntreruperi interne de la timer/num r tor. – Timer 2 este timer/ num r tor intern pe byte i/sau pe 16 bi i cu dep ire. Se poate opta ( n cazul de fa ) pentu patru cereri de ntrerupere extern triggerate : INT 2, INT 3, INT4, INT 5. – UART port serial I/O genereaz nterupere pentru recep ie/transmisie. – ntrerupere generat de interfa a serial I/O I2C-bus. – ntrerupere generat de autoscanarea complet ADConvertor – ntreruperi SEC de la timerul secunde fig….. Fiecare surs de ntreruperi poate fi activat sau dezactivat individual prin setarea sau tergerea bitului corespunz tor din registre de func ii speciale pentru validarea ntreruperii IEN 0IEN 1. Toate sursele de ntrerupere pot fi global dezactivate prin tergerea bitului EA n SFS IEN O. Tabel : Regi trii de func ii speciale IEN 0 i IEN 1 7 6 5 4 3 2 1 0 IEN 0 EA EAD ES1 ES0 ET1 EX1 ET0 EX0 IEN 1 ET2 ECM2 ECM1 ECM0 ECT3 ECT2 ECT1 ECT0 Descrierea bi ilor IEN 0 SIMBOL BIT FUNC IE EA IEN 0.7 Control global validare/invalidare ntreruperi 0 = ntreruperea nu este validat 1 = orice ntrerupere individual va fi acceptat EAD IEN 0.6 Validare ntrerupere ADC ES1 IEN 0.5 Validare ntrerupere SIO 1 (I2C) ES0 IEN 0.4 Validare ntrerupere SIO 0 (UART) ET1 IEN 0.3 Validare ntrerupere Timer 1 EX1 IEN 0.2 Validare ntrerupere extern 1/ ntrerupere secund ET0 IEN 0.1 Validare ntrerupere Timer 0 EX0 IEN 0.0 Validare ntrerupere extern 0 Descrierea bi ilor IEN 1 SIMBOL BIT FUNC IE ET2 IEN1.7 Validare T2 pentru ntrerupere de dep ire ECM2 IEN1.6 Validare T2 ntrerupere comparator 2 ECM1 IEN1.5 Validare T2 ntrerupere comparator 1 ECM0 IEN1.4 Validare T2 ntrerupere comparator 0 ECT3 IEN1.3 Validare T2 ntreruper registru captur 3 ECT2 IEN1.2 Validare T2 ntreruper registru captur 2 ECT1 IEN1.1 Validare T2 ntreruper registru captur 1 ECT0 IEN1.0 Validare T2 ntreruper registru captur 0 Fiec rei surse de ntrerupere i poate fi atribuit una din cele 2 nivele de prioritate. Nivelul de prioritate este atribuit de regi trii speciali pentru prioritatea ntreruperilor IP 0 I IP 1. Nivelele de prioritate sunt descrise de bi i astfel : 0 – nivel inferior 1 – nivel superior Dac dou cereri de priorit i diferite sec ioneaz simultan, atunci nivelul superior este servit. Dac cereri cu aceea i prioritate ac ioneaz simultan atunci o logic intern , determin care cerere este servit . Structura priorit ilor se poate eviden ia n tabelul de mai jos : SURS NUME PRIORITY ITHIN LEVEL ntrerupere extern 0 SIO 1 (I2C) ADC complet Timer 0 dep ire Timer 2 captur 1 Timer 2 comparare 0 ntrerupere extern 1 Timer 2 captur 1 Timer 2 comparare 1 Timer 1 dep ire Timer 2 captur 2 Timer 2 comparare 2 SIO 0 (UART) Timer 2 captur 3 Timer 2 dep ire X0 S1 ADC T0 CT0 CM0 X1/SEC CT1 CM1 T1 CT2 CM2 S0 CT3 T2 (highest) ( ( (lowest) Sursele de ntrerupere sunt testate n S5P2 n toate ciclurile ma inii. Testarea are loc pe durata ciclului urm tor. Dac unul dintre flaguri este pe condi ia de set n S5P2 n ciclu ma in anterior, ciclul actual va g si aceasta isistemul de ntrerupere va genera n LCALL serviciul de rutin propriu, cu condi ia ca generatorul hardvare LCALL s nu fie blocat de una din condi iile urm toare : 1. O ntrerupere de prioritate egal sau mai mare este citit ntre timp. 2. Ciclu ma in curent nu este ciclu final n execu ia instruc iunii n curs. 3. Instruc ia n curs este RETI sau orcie adres a regi trilor de activare de ntrerupere sau nivel de prioritate. Ciclul de testare se repet n toate ciclurile ma in , iar valorile actuale sunt valorile prezentate n S5P2 n ciclul ma in anterior. Nu se nt mpl aceasta dac flagul de ntrerupere este activ dar nu exist r spuns din cauza uneia din condi iile de mai sus c nd flagul este inactiv iar condi ia de blocare este p r sit . ntreruperea blocat nu va fi astfel servit Faptul c flagul de ntrerupere a fust odat activ dar nu a fost servit, nu este re inut. Fiecare ciclu de testare este nou. Confirmarea procesorului la cerere de ntreupere se face gener nd hardware LCALL la rutina de servire proprie. n unele cazuri ns , tergerea se face, n altele ns nu. Se terge flagul Timer 0, Timer 1 i ntreruperile externe. Toate celelalte flaguri nu sunt terse hardware ci doar software. LCALL pune con inutul num r torului program (PC) n stiv (dar nu salveaz PSW) i re ncarc PC cu adresa ce corespunde sursei de ntreruperi prin vectorizare. Vectorizarea se poate urm ri n tabelul urm tor : SURS NUME VECTORUL DE ADRES ntrerupere extern 0 Timer 0 dep ire ntrerupere extern 1/ sec. int Timer 1 dep ire SIO 0 (UART) SIO 1 (I2C) Timer 2 captur 0 Timer 2 captur 1 Timer 2 captur 2 Timer 2 captur 3 ADC complet Timer 2 comparare 0 Timer 2 comparare 1 Timer 2 comparare 2 Timer 2 dep ire X0 T0 X1/SEC T1 S0 S1 CT0 CT1 CT2 CT3 ADC CM0 CM1 CM2 T2 0003H 000BH 0013H 001BH 0023H 002BH 0033H 003BH 0043H 004BH 0053H 005BH 0063H 006BH 0073H Pozi ionarea pe cele dou nivele de ntrerupere ( 0 low i1 high ) se poate eviden ia n tabel : 7 6 5 4 3 2 1 0 IP0 – PAD PS1 PS0 PT1 PX1 PT0 PX0 IP1 PT2 PCM2 PCM1 PCM0 PCT3 PCT2 PCT1 PCT0 Descrierea bi ilor registrului IP0 : SIMBOL BIT FUNC IE _ IP0.7 Rezervat pentru viitoare utiliz rii PAD IP0.6 Nivelul de prioritate al ntreruperii ADC PS1 IP0.5 Nivelul de prioritate al ntreruperii SIO 1(I2C) PS0 IP0.4 Nivelul de prioritate al ntreruperii SIO 0 (UART) PT1 IP0.3 Nivelul de prioritate al ntreruperii Timer 1 PX1 IP0.2 Nivelul de prioritate al ntreruperii externe 1 PT0 IP0.1 Nivelul de prioritate al ntreruperii Timer 0 PX0 IP0.0 Nivelul de prioritate al ntreruperii externe 0 Descrierea bi ilor registrului IP1 : SIMBOL BIT FUNC IE PT2 IP1.7 T2 nivelul de prioritate al ntreruperii de dep ire PCM2 IP1.6 T2 nivelul de prioritate al ntreruperii comparator 2 PCM1 IP1.5 T2 nivelul de prioritate al ntreruperii comparator 1 PCM0 IP1.4 T2 nivelul de prioritate al ntreruperii comparator 0 PCT3 IP1.3 T2 nivelul de prioritate registru de captur 3 PCT2 IP1.2 T2 nivelul de prioritate registru de captur 2 PCT1 IP1.1 T2 nivelul de prioritate registru de captur 1 PCT0 IP1.0 T2 nivelul de prioritate registru de captur 0 2.6.8. Modurilede func ionare la putere redus Pe P 89 CE 558 sunt implementate dou moduri, selectabile software, de reducere a puterii de consum. Acestea sunt : modul inactiv i modul putere redus . Modul inactiv permite ntreruperi I func ionarea porturilor seriale i a blocurilor T0, T1 iT3 n timp ce CPU este oprit. Urm toarele func ii sunt nchise n timpul func ion rii n modul inactiv : – CPU – oprit – Timer 2 – stopat i resetat – PWM 2 – resetate, ie irea = high – ADC – dac inversia este n desf urare e absedat Func iile care r m n active pe durata acestui mod sunt : – Timer o,1,3 – UART – I2C – ntreruperile externe – Timer SEC n modul putere redus este oprit ceasul sistem. Dac oscilatorul PLL este selectat (SELXTAL1=0) i RUN 32 este setat, oscilatorul de 32 Khz ncepe s func ioneze, altfel este oprit. Dac oscilatorul HF este selectat (SELXTAL 1=1 )se opre te dup setarea bitului PD n registru PCON. n tabelul urm tor se pot observa st rile pinilor n cele dou moduri (inactiv i putere redus ) : MOD MEM ALE PSEN PORT0 PORT1 PORT2 PORT3 PORT4 SCL/SDA PWM0/1 inactiv int 1 1 date date date date date operativ High inactiv ext 1 1 Hz date adr. date date operativ High redus int 0 0 date date date date date Hz High redus ext 0 0 Hz date date date date Hz High Registrul de control putere PCON activeaz software modul inactiv sau modul putere-redus . Registrul nu este adresabil pe bit iar valoarea de reset este (00000000). Modul de reprezentare se poate observa n tabelele urm toare : 7 6 5 4 3 2 1 0 PCON(87H) SMOD ARD RFI WLE GF1 GF0 PD IDL Pentru ie irea din modul inactiv exist trei c i : – activarea oric rei ntreruperi permise X0,T0,XI, SEC, TI, S0 sau S1 va cauza tergerea, hardvare, a bitului PCON.0 i ie irea din modul inactiv dar numai dac se ntrerupe serviciul cu aceea i prioritate sau una mai mare. ntreruperea este servit urmeaz return ce se face cu RETI iar urm toarea instruc ie ce se va face va fi una care urmeaz celei care a scris 1 n PCON.0. – reset hardware extern. – reset intern watchdog. 2.6.9. Circuitele de oscila ie Intrarea de selec ie XTAL1 conectat la 1 logic conduce la selectarea circuitului oscilator XTAL1,2 n timp ce circuitul oscilator XTAL 3,4 este oprit prin deconectare. 2.6.9.1. Circuilul oscilator XTAL 1,2 (standard 80 C 51 ) Pentru completarea circuitului pote fi utilizat un cristal sau rezonator ceramic. Am ndou opereaz n rezonan paralel . XTAL 1 este intrarea din amplificator iar XTAL 2 este ie irea spre acesta (vezi figura). Circuitul P 89 CE 558 mai poate fi dirijat cu ajutorul unei surse externe care furnizeaz semnal de ceas ( CLK ), primul XTAL 2 nemaiav nd nici o func ionalitate ( vezi figura ). Frecven a ob inut este mare ( p n la 16 Mhz ). FIG….1,2 2.6.9.2. Circuitul XTAL 3,4 Semnalul de intrare SELXTAL 1 fiind conectat la 0 logic selecteaz oscilatorul de 32 kHz mpreun cu PLL. n acest timp oscilatorul XTAL 1,2 este oprit. Circuitul poate fi vizualizat n figur . Frecven a sistemului poate fi modificat software prin schimbarea registrului de control PLL ( PLLCON ), ce poate fi vizualizat n tabelul ce urmeaz : 7 6 5 4 3 2 1 0 PLLCON (F9H) RUN 32 ENSECI SECINT FSEL 4 FSEL 3 FSEL 2 FSEL 1 FSEL 0 Alte combina ii dec t cele men ionate sunt rezervate i nu pot fi selectate. Cele prezentate genereaz rate baund standard 19200, 9600, 4800, 2400 i1200 baod, c nd se utilizeaz UART i Timer1. Schimbarea frecven ei ceasului se face n doi pa i: – de la frecven nalt la joas se schimb mai nt i FSEL (4:2), apoi FSEL (1:0) – de la frecven joas la nalt se schimb mai nt i FSEL (1:0) i dup stabilizarea fazei (10 ms), se modific FSEL (4:2). La ini ializarea PLLCON =0 DH; frecven a ceasului sistem fiind 11.01 Mhz. Schema urm toare va prezenta hardul pentru generarea semnalului de clok. 2.6.10. Circuitul de RESET Intrarea RSTIN este conectat la trigger Schmitt pentru reducerea zgomotului. C nd este selectat oscilatorul HF, resetul este ndeplinit de inerea n High a pinului RSTIN pentru ultimele dou cicluri ma in (24 perioade de ceas sistem ). Dac este selectat oscilatorul PLL, pulsul RSTIN trebuie s aib l imea de cel pu in 1 us, independent de faptul c oscilatorul de 32 kHZ ruleaz sau nu. Pinul RSTOUT indic faptul c CPU a fost resetat i poate fi utilizat pentru diverse circuite periferice. Resetul conduce la valorile nscrise n regi trii speciali prezenta i n tabel. RAM-ul intern nu este ofertat de RESET. La punerea sub tensiune RAM are un con inut nedeterminat. Prin vizualizarea schemelor se remarc cele descrise: fig…3,4 2.7. Setul de instruc ii Circuitul P 89 CE 558 utilizeaz set puternic de instruc ii ca la PCB 80 C 51. Acest set con ine : 49 instruc ii pe 1 byte, 45 pe doi byte i17 pe trei byte. P 89 CE 558 are n plus regi trii cu func ii speciale (SFR)pentru controlul cipurilor periferice. 2.7.1. Moduri de adresare Sunt cinci moduri de adresare de baz : 1. – adresarea regi trilor : -R0 – R7 (4 b nci) -A, B, C (bit), AB (2 byte), DPTR (dublu byte) 2. – adresarea direct : – 128 byte n RAM-ul intern de tip Main (include R0-R7 ) – Regi trii SFR – 128 bi i ntr-un subset al RAM-Main – 128 bi i ntr-un subset al SFR 3. – adresarea indirect cu ajutorul regi trilor : – Main RAM intern (R0, R!, SP, PUSH/POP) – RAM auxiliar intern (R0, R!, DPTR ) – Memoria de date extern (R0, R!, DPTR) 4. – adresare imediat : memoria program (cod – intrare pe 8 bit sau 16 bit constant ) 5. – Registru – baz plus Registru – index ( adresare indirect ): – memoria program ( DPTR + A, PC + A ) 2.8. Flash EEPROM P 89 CE 558 con\ine 32 kbyte de memorie program cu tergere electric cu op iunile bloc i pagin tergere ( Flash – Memory ). Circuitul mai con ine ROM cu con inut blocat. n combina ie cu memoria FEEPROM se poate folosi nc 32 kbyte memorie program extern ( EA = 1 ). Dac memoria program intern este comutat pe off se poate utiliza o memorie program extern de 64 kbyte. 2.8.1. Caracteristicile FEEPROM Caracteristicile sale l fac folosibil ca interfa\ prietenoas : 1. Cite te byte vizat ; 2. Scrie byte vizat mai pu in de 2,5 ms (prealabil ters printr-o tergere pagin , bloc sau total ). 3. tergerea se face : – pe pagin (32 byte ) timp de 5 ms – pe bloc (256 byte ) n 5 ms – total (32 kbyte ) n 5 ms Byte ce s-au ters con in FFH ; 4. Durabilitate de 100 cicluri de tergere i citire pentru fiecare byte la T amb = 22 (C. 5. Garantat 5 ani. 6. Programabil paralel cu interfa a de programare, compatibil hardware, 87 C 51. 7. Programabil serial prin interfa serial RS 232 sub controlul programului ROM. Solu ia ratei baund este automat . Formatul este INTEL NEX OBJECT. Programul user poate apela rutine din ROM pentru tergere, scriere i verificare a FEEPROM – ului. Nu se folose te nici un oscilator i Timer pentru a genera durata timpului de scriere i tergere. Se poate programa un cod de securitate pentru prevenirea pirateriei software. Bytul de securitate se afl la cea mai mare adres (7 FFFH ) din FEEPROM. Tensiunile suplimentare previn pierderile informa iei n FEEPROM pe durata power-on I power-of. Registrul cu func ii speciale FMCON este un registru de control ce con ine bi i pentru verificarea, scrierea, tergerea i comutarea boot-ROM. Configura iile hard la executarea tergerii, program rii, verific rii paralele se pot urm rii n figura a respectiv b i c. fig…5,6,7 Configura ia pentru programarea serial ( sau rutin fin nscris n ROM – boot la care se face apel ) poate fi urm rit n figur . fig…8 Rutina BOOT transmite mesaje de tip caracter ASCII spre interfa a serial RS 232. CAP.3 STRUCTURA SISTEMULUI DE INTERFATA DE PROCES CU MICROCONTROLERUL P 89 CE 558 in nd cont de caractericile i facilit ile oferite de microcontrolerul de generatie nou i de o serie de parametrii tehnici ai procesului, s-a g ndit realizarea unei arhitecturi care s satisfac o serie de cerin e. Arhitectura luat n considerare nu este una foarte complicat n parte datorit faptuluic microcontrolerul, nglobeaz o mul ime de func ii iar pe de alt parte ofer posibilita i de extensie cum ar fi : – extensie de memorie – legatura cu alte circuite periferice care pot fi specializate pe anumite func i i care utilizeaz microcontrolerul fie pentru transmiterea unor date mai departe spre PC de pe nivelul superior, fie pentru realizarea chiar a unor opera ii asupra datelor i returnarea unor rezultate. Aceste opera ii sunt func ie de un program memorat n spa iul de memorie program de care dispune microcontrolerul. Prin modificarea continutului unor regi trii de control sau de stare se pot obtine particulariz ri ale func iilor circuitului. Memoria nglobat este suficient de mare pentru a stoca informa ii i n plus ea poate fi extins . Accesul la memorie se face u or dupa protocoale i instruc ii program standard. Este oferit (dupa cum s-a vazut) si ob inerea unui cod de securitate pentru un program nmagazinat. In cadrul acestei lucrari s-a luat n considerare realizarea anumitor deziderate cum ar fi : -sistemul poate fi cuplat la o plac cu memorie extern printr-o cupl de 25 de pini la care sau legat: 8 linii multiplexate de date i adrese (partea LSB a adresei), 8 linii de adres reprezent nd partea MSB a adresei i dou linii de comanda WR i RD necesare pentru transferul de date. – prin intermediul sistemului se pot prelucra date analogice din proces, pe o cupl de 25 pini n vederea convertirii n semnale digitale. Rezultatele pot fi stocate doar sau chiar preluate. La aceea i cupl au fost scoase doua linii PWM0,1 care pot conduce de exemplu un proces ac ionat de motoare. Aceste semnale pot furniza si un semnal pentru o conversie digital-analogic . Deci pentru aceasta cupl se face leg tura cu un procesce ce se preteaz la a fi condus. – prin intermediul,unei cuple cu 9 pini se face leg tura cu un calculator de conducere PC. Aceasta legatur este seriala ceea ce poate determina o realizare practica u oar a unei leg turi chiar la distan mare de aceasta. Leg tura serial se face dup un protocol standard (sunt oferite 4 moduri de formare a informa iei). – prin intermediul unei cuple de 9 pini sunt captate 6 linii de cerere de intrerupere extern . Se scoate n eviden faptul c microcontrolerul gestioneaz aceste cereri ( i nu doar acestea ) dupa un mecanism propriu dar care nu este fix ci selectabil prin program cu ajutorul unor regi trii speciali. Putem trage concluzia c sistemul a fost creat pentru satisfacerea unor cerin e limitate, dar el poate fi dezvoltat ulterior. Am considerat n cazul de fa ca tensiunile de la intr rile analogice nu pot depa i tensiunea maxima de 10 V ceea ce a dus la realizarea unor protec ii a microcontrolerului. Acest lucru se va eviden ia n capitolul urm tor la proiectare. Tot aici se va justifica folosirea unor circuite cum sunt: – 723 care are rolul de a furniza o referin pentru conversie. Referin a poate fi reglat cu un poten iometru pentru a putea mbunat ii rezolutia pentru diverse plaje ale transmisiilor de intrare. -circuitele 1488 si 1489 relizeaz interfa a serial cu calculatorul -circuitele MMC 4093 sunt niste trrigere Schmitt care se utilizeaz pentru asigurarea ob inerii la intrare a formei utile de tranzitie de semnal – circuitul de alimentare nu a fost prev zut pe plac .El se cupleaz cu placa prin intermediul unei cuple cu 5 pini. Tensiunile necesare circuitelor de pe plac sunt +5 V, +12 V, -12 V i n plus trebuie s se specifice ca acestea trebuie stabilizate. – microcontrolerul func ioneaz cu ajutorul unui tact sistem care permite sincronizarea cu semnalele care sosesc asincron de la proces. Este lasat la latitudinea utilizatorului alegerea frecven ei prin alegerea circuitelor de oscila ie ce sunt conectate n exteriorul circuitului. Acest lucru se datoreaz faptului c adaptarea se poate face cu diverse sisteme, unele mai lente, altele mai rapide. Tot referitor la frecven a R o o t E n t r y 0 W Xz Xz 0 W o r d D o c u m e n t c # @ @ W W d c p o O b j e c t P o o l Xz Xz S u m m a r y I n f o r m a t i o n ( j k O ! ” # $ % & ‘ ( ) * + , – . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ^ _ ` a b c d e f g h i j k l m n o t u v w x y z { | } ~ e \ N < v g h i k m o q s u w y z G l J J J J I I p A _ $ J J J J J J J J J h h + - . / 0 2 3 4 5 6 8 9 : ; W X H 9 : ; < h l J J J J I I A _ $ h &< F G H I J K L M N O P Q R T U V W X Y Z [ \ ] ^ _ ` { | ~ 5 6 > k h – ! e , + , M N N } ) = < { h - N O + 1 % ? { W T V ( B m h - u v - . > ? @ A B D E N O X ^ ` a c d e f g h < = L M h h , 4 q % & h - ) * % 0 1 5 9 < = ? F f g i n q l J J J J I I - # l J J J J I I ( - h # l J J J J I I ( - J J J h h q r y # $ ' 2 5 6 9 @ C D L T W X h l J J J J I I - )X ^ b u v ~ " # ) 4 7 8 ; l J J J J I I - h ); @ I J K < , - . / 0 @ N h l J J J J I I - h ( R z 5 D K R S 6 $ $ $ $ $ $ $ h , $ % ) * - . x y ~ - D E s t - # $ ( ) - . 4 : ; A G H Y Z \ ] a b - % & + , 1 2 6 7 H I K L j k p q -q v w | } - $ % . 5 6 @ H I O X Y e p q - + , 5 6 F [ \ d e k l r s ~ - + , = > F G J K Q R X Y d e l v w ~ – ” # % & ) * – . 1 2 < C D N U V ] ^ m n x y ~ - - " # ' ( + , 1 2 5 6 9 : = > A B -B E F I J M N R S W X [ \ _ ` c d g h k l o p s t w x { | – – / 0 6 < E F H I K L Q R d e j k p q t u | } - % & + , 2 3 8 9 ; < F O P ] a -R o o t E n t r y 0 W Xz ;6 Xz 0 W o r d D o c u m e n t c # @ @ W W d c & O b j e c t P o o l Xz Xz S u m m a r y I n f o r m a t i o n ( j k O \ N < D o c u m e n t S u m m a r y I n f o r m a t i o n 8 _ 9 2 7 9 0 1 9 5 4 T F Xz Xz _ 9 2 7 9 0 1 9 5 3 N F 0 Xz Xz _ 9 2 7 9 0 1 9 5 2 H F Xz Xz ! " # $ % & ' ( ) + . / 2 4 5 6 7 8 9 : ; < > A D F G H I J K M P Q T V W X Y Z [ \ ] ^ _ ` a b d i k l m n o q v x y z { | ~ . +, 0 H P ` h p x PDSRu’ l Cap 1. > Oh +’ 0 ( P \ h t Cap 1. E pG supervisor q ?q @q Aq Bq Cq Dq Eq Fq Gq Hq Iq Jq Kq Lq Mq Nq Pq Xq `q iq qq l J J J J I I Z . i !5& h (qq yq q q q q q q q q q q q q q q q q q q q q q q q q q q q q q q q q q r r r r r r l J J J J I I Z . i !5& h ( r r r ‘r 0r 1r 2r 3r 4r 5r 6r 7r 8r 9r :r ;r =r Br Hr Mr Qr Wr ]r br fr gr hr qr zr r r r r r r r r r r r r l J J J J I I Z . i !5& h ( r r r r r r r r r r r r r s s s s s s s s #s )s /s 5s 6s 7s @s As Js Ks Ts ]s fs os ps rs vs ws }s ~s l J J J J I I Z . i !5& h (~s s s s s s s s s s s s s s s s s s s s s s s s s s s s s s s s s s t t t t t t t l J J J J I I Z . i !5& h ( t t t t t t !t „t #t ,t -t 6t 7t @t It Jt Kt pt t t u u @u Au v Kv v w fx y z \z ]z z z { { o| } h l J J J J I I Z . j !5& h & } } 6} Q} Y} ^} c} h} m} r} w} |} } } } } } } } } } } } } } } l J J J J I I | x t p# G l J J J J I I p | x t p# J J J J J J J J J h h } } } } } } } } } } } } } } ~ ~ ~ ~ ~ ~ &~ ,~ 2~ G l J J J J I I p * d # J J J J J J J J J h h 2~ 3~ 8~ >~ D~ J~ P~ V~ \~ b~ h~ n~ o~ p~ ~ ~ ~ ~ R > g h l J J J J I I * d # h G l J J J J I I p * d # ! ” ( = M N T w l J J J J I I # l J J J J I I ( h # l J J J J I I ( J J J h h ! ” $ % & ‘ ( ) + – . 0 1 2 3 4 5 w x z | ~ h h l J J J J I I h h l J J J J I I + Y ? m $ h G l J J J J I I p + Y ? m $ J J J J J J J J J ( 0 8 @ H P X ` a g i k m o q s i G l J J J J I I p Y 3 u O” h G l J J J J I I p Y 3 u O” J J J J J J J J J s { G l J J J J I I p 7 j 6 i J J J J J J J J J h h l J J J J I I Y 3 u O” h L c k 4 6 V h h h l J J J J I I 7 j 6 i % h l J J J J I I ‘ 8 I Z 9 q G l J J J J I I p ‘ 8 I Z 9 q J J J J J J J J J h # + , . 0 2 = F G I K M X g h j l n y l J J J J I I / l J J J J I I @ h / l J J J J I I @ J J J J J y ( M [ 7 m n p r t v x z | ~ h h l J J J J I I h $~ i G l J J J J I I p T X , h G l J J J J I I p T X , J J J J J J J J J = _ u l J J J J I I H v J # l J J J J I I ( H v J h # l J J J J I I ( H v J J J J h l J J J J I I T X , h ! > ? C K ~ < # l J J J J I I ( Z J J J J h l J J J J I I H v J h h < = B I n o t { @ A F M w x } h h l J J J J I I Z J h h # l J J J J I I ( Z J u + 7 C T e y # ' * . 2 9 = A D H h # l J J J J I I ( @ ! J J J h h $H L O S V ` b c d e f g h i j k l m o x y z { T _ { 5 h l J J J J I I @ ! h ( . / E V v 0 A D G N Q T W [ _ c g k o s w z h # l J J J J I I ( ! J J J h % 8 9 ; = ? A C E G I J N P T G l J J J J I I p 0 : & J J J J J J J J J h l J J J J I I ! h T X \ ` d h l m q u z h l J J J J I I 0 : & G l J J J J I I p 0 : & h < = A G x y } l J J J J I I " # l J J J J I I ( " h # l J J J J I I ( " J J J h h * + / 5 c d h n ! ' ^ # l J J J J I I ( " # l J J J J I I ( " J J J h l J J J J I I " h h ^ _ d j ! & , \ ] b h m o p 5 h h h l J J J J I I " &5 D L S l y { 3 " ( . 6 = > F J L N S X ] S l J J J J I I – ; q! $ J J J J J J J J J J J h h ] b g p u v ~ l J J J J I I – ; q! $ S l J J J J I I – ; q! $ h h l J J J J I I – ; q! $ h ” & ) – . 0 d 6 7 ! h l J J J J I I b u h G l J J J J I I p b u J J J J J J J J J ceasului sistem se poate spune c sistemul a fost prev zut (prin intermediul microcontrolerului P89 CE 558 ) cu posibilitatea modific rii frecven ei pe cale soft. Tin nd cont de scopul utiliz rii sistemului ca sistem local de interfa de proces, pe liniile portului de intrare/iesire P0 pot fi preluate i chiar furnizate date spre proces. Schema bloc simplificat a microcontrolerului furnizeaz date utile strict n cazul proiect rii sistemului de fa . Simbolurile regasite au urm toarele sem ! ” # $ % & ‘ ( ) * + , – . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ^ _ ` a b c d e f g h i j k l m n o nifica ii : – AV – semnale analogice – DV – semnale numerice – INT – semnale de cerere de ntrerupere – TXD – transmisie de date pe linie serial – RXD – recep ie de date pe linie serial in nd cont de specifica iile de catalog referitor la microcontrolerul P89 CE 558 i de tema de proiectare a unui sistem sa determinat o solu ie optim pentru o structur de sistem de interfa de proces care mai cuprinde unele componente discrete i de asemenea c teva circuite integrate pentru adaptarea semnalelor receptate din interiorul pl cii. Circuitele folosite i destina iile lor vor fi prezentate n cele ce urmeaz : 3.1. Circuitele 1488 i 1489 Aceste dou circuite vor fi folosite pentru interfa area serial cu calculatorul. Schemele lor prezint facilita ile i posibilita ile de executare : 1488 1489 Pentru aplica ia considerat se folosesc o parte a posibilit ilor oferite de circuitele integrate: – 1488 calea 1 ( pinii 6, 5, 6 ) – 1489 calea 1 ( pinii 1, 2, 3 ) Interfa a realizat este standard RS 232. 3.2. MMC 4093 Circuitul are posibilitatea ob inerii a patru semnale triggerate. Acestea se ob in dupa rela iile : Semnifica iile i dispunerea pinilor se prezint astfel: ntruc t microcontrolerul are 6 semnale de intrare pentru cerere de ntrerupere ce trebuiesc trigerate, n schema sistemului vor fi necesare 2 integrate MMC 4093. 3.3. CIRCUITUL 723 Este un integrat ce ofer posibilitatea ob inerii unor tensiuni de referint . n diverse scheme se pot ob ine diverse valori ale tensiunilor de referin . n cazul de fa tensiunea de referin oferit pe unul din pinii s i ( 7 V ) este potrivit pentru a ob ine o tensiune de referin , cu ajutorul unui semireglabil de 5 V sau mai mic . 3.4. Componente discrete utilizate Pentru realizarea unor facilit i ce pot fi specificate s-au utilizat diverse componente discrete: – oscilator de 32 kHz pentru generarea tactului intern al microcontrolerului. – oscilator de 12 MHz i dou condensatoare pentru generarea tactului intern al microcontrolerului. Microcontrolerul poate fi comutat s func ioneze cu unul din aceste dou oscilatoare. – comutator pentru intrare SELXTAL 1 a microcontrolerului, ce face selec ii ntre cele dou oscilatoare. – semireglabil pentru reglarea tensiunii de referin a convertorului CAN inclus n microcontroler – micro ntrerup tor i condensator pentru resetarea microcontrolerului diode zenner i rezis ente pentru protec ie la intrarile analogice i numerice. 3.5. Structura sistemului O structur simplificat a sistemului de interfa de proces lu nd n considerare componentele pe SBC este prezentat n figura de mai jos : Prin detaliere s-a ajuns la schema electric din anexa 1. Cap 4. PUNEREA N FUNC IUNE Aspectul practic al proiectului prevede ca ntr-o prim etap s se fac punerea n func iune a pl cii cu microcontrolerului P 89 CE 558 deja prezentat n capitolul 3. Pentru aceasta am f cut verificarea traseelor deja existente pe plac astfel nc t s fie asigurate condi iile optime necesare pentru func ionarea corect a microcontrolerului. Din studiul documenta iei microcontrolerului P 89 CE 558 am ntocmit urm toarea list de pini pentru care am stabilit unde vor fi conecta i : NR. PIN. STARE OBSERVA II 1,3 0 V OK 2 n gol Ini ial a fost la poten iometru 4 +5 V OK 5…12 n gol OK 14,28,53,66 +5 V Obligatoriu 13,29,54,67 0 V Obligatoriu 15 0 V F r ADC. Ini ial n gol. 16,17 n gol OK 18 +5 V F r Watchdog 19…22,24…27 n gol OK 30 schem RES OK 23 n gol OK 31…38 n gol OK 39,40 0 V F r interfa a I2C 41…50 n gol OK 51,52 schem OK 55,62 n gol OK 63,64 n gol F r programare paralel 65 schema EA vezi programare serial 68…75 n gol OK 76 +5V OK 77 0 V OK 78,79 schem PLL OK 80 +5 V f r PLL Lista de mai sus corespunde unei configura ii minime suficiente pentru a demonstra func ionalitatea microcontrolerului urm nd ca ea s fie ulterior dezvoltat . Aceast configura ie const n asigurarea transmiterii i recep iei seriale (conform standardului RS 232 ) precum i a posibilit ii de a avea microcontrolerul at t n modul boot ROM c t i n modul normal de func ionare. n acest scop urm toarele facilit i au fost anulate : – Convertorul analog numeric prin punerea pinului 15 (ADEX) la mas i prin neutilizarea pinilor 1,2,3,4,76,77 corespunz tori tensiunilor analogice necesare pentru conversie. – Timerul Watchdog prin punerea pinului 18 (EV) la +5 V . Ini ial acest pin se afla ntr-o schem logic ce permitea utilizarea alternativ a modului Power Down sau validarea timerului Watchdog. Dar a fost scos din aceast schem din motive de utilizare eficient a resurselor existente pe plac . – Interfa a I2C prin punerea pinilor 39,40 (SCL, SDA) la mas , ace tia ini ial fiind n gol. – Posibilitatea de utilizare a oscilatorului PLL de 32 kHz i am conectat acest pin la +5 V . Acest pin se afla de asemenea ntr-o schem logic ce permitea punerea lui la mas sau la VCC printr-un switch. n plus fa de aceste modific ri am conectat pinul 67 la 0 V deoarece documenta ia cere explicit acest lucru i am realizat o schem logic cu dou ntrerup toare pentru a putea conecta selectiv pinul 65 ( PSEN ) la mas sau n gol. Schema este : Pe baza acestei scheme prin setarea switchului 1 i 3 pe ON pinii EA i PSEN vor fi la mas deci la RESET microcontrolerul va intra n modul boot ROM permi nd nscrierea serial a unui program n memoria FEEPROM . Dac switch-urile 1 I 3 sunt n pozi ia OFF atunci avem EA la +5 V iar PSEN n gol ceea ce corespunde modului normal de func ionare cu rularea programului din memoria intern . Dup definitivarea schemei pentru a demonstra func ionalitatea microcontrolerului am nscris n memoria FEEPROM urm torul program : tempo equ 0ffh cseg at 0 mov sp, #70h ; nceputul stivei se mut la loca ia 70h sus : call wait ; apel subrutin temporizare mov P1, #01 ; P1.0(1 i P1.1.( 0 call wait mov P1, #02 ; P1.0( 0 i P1.1.(1 jmp sus wait : mov R1, #05h ; valoarea temporiz rii este : et: mov R0, tempo ; FFh x FFh x 5h = bucla : mov A, tempo ; 255 x 255 x 5 = 325125 (s = adr : dec A ; 0,32 sec ( perioada celordou cjne A, 0, adr ; forme de und este de djnz R0, bucla ; aprox 0,7 sec (0,64) djnz R1, et ret end Scrierea ei s-a efectuat n urm torii pa i : a) Cu un asamblor pentru microcontrolerele din familia 80 C 5XX s-a generat codul obiect n format Intel HEX . b) S-au setat switch-urile 1,3 pe ON dup care s-a alimentat placa. c) Cu ajutorul programului TERM 90 din pachetul Norton Commander s-a nc rcat programul de mai sus la adresa 0000h din memoria FEEPROM a microcontrolerului. Pentru aceasta s-a utilizat facilitatea denumit UPLOAD prezent n meniul programului TERM 90 cu op iunea ASCII, dup ce n prealabil au fost seta i parametrii liniei seriale astfel : 9600 baund, 8 bi i pe caracter, NO parity i un bit de STOP a a cum se cere n documenta ia ce nso e te microcontrolerul. nscrierea corect a fost semnalizat prin returnarea caracterului V c tre PC. Odat programul nscris n el va intra n rulare dac switch-urile 1 i 3 puse pe OFF, ori de c te ori are loc punerea sub tensiune a pl cii cu microcontrolerului sau se se apas butonul RESET. Programul este simplu i nu face altceva dec t c genereaz la pinii 31 i 32 ( pinii 0 I 1 ai portului P1) c te o form de und dreptunghiular cu perioada de aproximativ o secund . Cele dou semnale sunt deliberat defazate cu jum tate din perioad astfel nc t prin conectarea a dou leduri la ace ti pini ace tia s se aprind alternativ i niciodat simultan . Temporizarea necesar pentru generarea acestei forme de und a fost generat soft printr-o bucl de nt rziere. !!! n forma actual a programului trebuie avut grij ca placa s nu fie alimentat dec t n situa ia n care circuitele Triger Schmit sunt scoase din soclu deoarece n caz contrar risc m distrugerea microcontrolerului par ial sau total. Capitolul 5 A fost modificat, adaptat i pus n func iune un microsistem bazat pe microcontrolerul P 89 CE 558 . Acest microsistem permite realizarea unor interfe e locale de proces sau a unor sisteme de instrumenta ie simple . Astfel se pot crea standuri de laborator de uz didactic utile n desf urarea laboratoarelor de ingineria program rii aplica iilor de conducere de proces i Sisteme informatice de m sur . Microsistemul este n stare de func iune i permite rularea unor aplica ii din categoria celor enumerate mai sus. Ca posibile dezvolt ri pentru viitor, amintim realizarea unui model care s poat fi utilizat n condi i reale de conducere de proces. C.C.F. P1 P2 Pn Nivel 1 Nivel 3 CP1 C.C.F. CP2 CCCP2 CPn AP1 AP2 APn Nivel 1 Nivel 2 Nivel 3 P1 P2 Pn SL1 SL2 SLn PC – ruleaz un software multitasking de supraveghere si conducere de proces P1 P2 Pn SL1 SL2 SLn PC – utilizeaz tehnici de interogare PC comenzi rapoarte IT externe m[sur[ri CAN conduce proc. de m[sur[ – ruleaz o aplicatie slave de achiztii (m sur ri) – ruleaz un program master de instrumentatie AMPLIFICATOR CU CASTIG PROGRAMABIL FILTRU DE INTRARE CEM CAN START CONV. STARE CONV. SISTEM DE PRELUCRARE NUMERIC{ G E/M b1, b2, … , bN ui ui1 ui2 uiK MPX CEM CAN START CONV. STARE CONV. b1, b2, … , bN M E/M SISTEM DE PRELUCRARE NUMERIC{ ui1 ui2 uik CEM1 CEM2 CEMK MPX CAN b1, b2, … , bN M START CONV. STARE CONV. SISTEM DE PRELUCRARE NUMERIC E/M1 E/M2 E/Mk ui1 ui2 uik CEM1 CEM2 CEMK MPX b1, b2, … , bN M SISTEM DE PRELUCRARE NUMERIC E/M1 E/M2 E/Mk CAN 1 CAN 2 CAN K START CONV. STARE CONV. START CONV. STARE CONV. START CONV. STARE CONV. 255 127 0 32767 0 32768 64 K 32767 0 768 0 64 K Extern Intern EA=1 Extern EA=0 numai indirect direct si indirect registrii cu functii speciale ARD=0 RAM AUXILIAR ARD=1 spatiu suprapus Memorie Program Memorie interna de date Memorie de date externa + – MUX ANALOG SAR DAC 8x registre cu rezultate pe 10 biti 2 LATCH ADPSS ADCON SCAN LOGIC 2 8 8 2 10 10 10 ADC0 ADC7 AVREF- AVDD ADEXS COMP RESET ADRSLN READ ADRSH BUS INTERN AVREF+ AVSS Comparator de faza Filtru CCO Divizor programabil Timer de secunde PLL CON PD XTAL3 XTAL4 32,763 kHz 32 kHz oscilator RUN 32 PD RSTIN Ceas sistem Reset controler Cerere intrerupere ceas BUS intern PWM 0 PWM 1 iesiri numerice intrari numerice intrari analogice intreruperi 6 P2 P0 Ps oscilator 32 kHz oscilator 16 MHz P1; P3 RxD TxD SELXTAL 1 1489 1488 RS-232 0 V TxA 10 9 13 12 5 4 2 7 8 11 6 3 14 1 +12 V -12 V TxDA 5 6 9 8 2 3 12 11 4 10 1 13 Rx C2 C3 C4 C5 RxD 7 +5 V 1 2 3 5 4 6 7 8 9 10 11 12 13 14 A B J K C D VSS VDD H G M L F E 1 2 3 5 4 6 7 8 9 10 11 12 13 14 VREF V- (0V) V+ (+12 V) RESET 1488 1489 4093 4093 Cupla Cupla alimentare Cupla I / O numerice 1 2 Vref intrari analogice PWM0 PWM1 P5 AVref+ SELXTAL 1 XTAL3 XTAL4 P0 P2 XTAL 1 XTAL 2 TXD RXD INT0,1 INT2,5 4 6 2 4 2 12 Mhz oscilator 8 16 8 32kHz toti restul pinilor nu conteaza 1 + 5 V 33 K 10 K +5 V 1 interfata RS 232 iesirea imp. ALE VDD RST SELXTAL SELXTAL XTAL 1 XTAL 2 VSS EA PSEN ALE TxD RxD EW . A n n n . A n n n re : * y K . 1 & ` J & MathType – > > T N N 8 D Times New Roman – 2 8 J 2 A 2 p B 2 2 , K 2 2 C 2 2 D 2 8 L 2 E 2 F 2 B D M D 2 B , G 2 B $ H Symbol – 2 X = 2 ` 2 2 = 2 2 ` 2 d = 2 ` 2 B = 2 B | ` K & MathTypeUU J = A B K = C D L = E F M = G H & „System – P ( P P P 8 8 pe n 0 v i & T T U T K 2 & p K 2 & 9 8 K 2 & q U K 2 & U 9 K 2 & U 9 K 2 & j U 9 K 2 & S R K 2 & 8 T q p K 2 & p T 9 8 K 2 ( U K 2 ( ( R 9 K 2 ( ( 6 R C o m p O b j y 0 W Z O b j I n f o e n t c # @ @ W W E q u a t i o n N a t i v e < O l e j k , O P I C < * L M E T A C o m p O b j Z O b j I n f o E q u a t i o n N a t i v e W O l e o c u m e n t c # @ @ W W ? P I C t P o o l = L M E T A r y I n f o r m a t i o n j k 3 H O C o m p O b j ! 1 Z O b j I n f o & ' ( ) * + , - . / 0 " 5 6 7 8 9 0 @ E q u a t i o n N a t i v e I J K L M N O P U V W X Y - ` O l e d e f g h i j k l m n o N P I C # & L L M E T A $ % & ' ( ) * + , - . / 0 5 6 7 8 9 E @ C o m p O b j F G H I J K L M N O P % ' U V W X Y C Z ` O b j I n f o f g h i j k l m n o p ( u v w x y B E q u a t i o n N a t i v e @ \ O l e e P I C ) , c L M E T A U H C o m p O b j S u m m a r y I n f o r m a t i o n + - S Z O b j I n f o 4 . F R E q u a t i o n N a t i v e F O O l e 0 1 9 5 2 F r P I C / 2 p L M E T A j h C o m p O b j 1 3 h Z O b j I n f o 4 g E q u a t i o n N a t i v e F f < O l e P I C 5 8 } L M E T A w h C o m p O b j 6 7 9 F u Z O b j I n f o 5 : F t E q u a t i o n N a t i v e F s < O l e 0 1 9 4 3 F P I C O b j y 0 W ; > L M E T A f o e n t c # @ @ W W h C o m p O b j N a t i v e = ? Z O b j I n f o @ j k O E q u a t i o n N a t i v e < < O l e P I C O b j A D L M E T A f o h C o m p O b j N a t i v e W C E Z O b j I n f o e n t c # @ @ F W W E q u a t i o n N a t i v e < O l e r y I n f o r m a t i o n j k O P I C G J L M E T A $ % & ' ( ) * + , - . / 0 5 6 7 8 9 h @ C o m p O b j F G H I J K L M N O P I K U V W X Y Z ` O b j I n f o f g h i j k l m n o p L u v w x y E q u a t i o n N a t i v e < O l e P I C M P L M E T A h C o m p O b j S u m m a r y I n f o r m a t i o n O Q Z O b j I n f o 4 R F E q u a t i o n N a t i v e F \ O l e 0 1 9 5 2 F P I C S V L M E T A C o m p O b j U W Z O b j I n f o X E q u a t i o n N a t i v e F < O l e P I C M E T A = 4 P . 1 & & MathType P & > L = 4 @ > > o> 0) = – = e@ A V I e N e@ – A V e r e f – e@ e@ A V e r e f + e@ – A V e e@ e r e f – e@ Symbol – > > F Microsoft Equation 2.0 DS Equation Equation.2 > p e . 1 ` & & MathType – } @ } _Arial – 2 n AV 2 F I Y 2 n _ AV 2 ` AV 2 AV _Arial – 2 F N 2 F ref I } > 2 ref I } > 2 ref I } > Symbol – 2 n F – 2 – Symbol – 2 F – { 2 + { 2 P – { & „System – B B B B B B B B B B L p | 4 > > o> | = = e@ e@ P W M n e@ 2 5 5 – ( P W M e n e@ ) > > F Microsoft Equation 2.0 DS Equation Equation.2 > ^ . 1 & @ & MathType – ] @ ] – _Arial – 2 r PWM , 2 ` 255 2 – i 2 (PWMi , _Arial – 2 & n } 2 n } _Arial – 2 ) i & „System – > L ^ O > > @ o> P = = e@ L O W e@ H I G H F > > F Microsoft Equation 2.0 DS Equation Equation.2 > h E . 1 & & MathType – @ _Arial – 2 l i LOW , 2 O HIGH Y & „System – 2 @ PWM 2 F > L h E l > > o> = = f P W M = e@ f e C L K e@ e@ 2 x ( 1 + P W M P ) x 2 5 5 > > F Microsoft Equation 2.0 DS Equation Equation.2 > . 1 & R & MathType – } } _Arial – 2 + f k _Arial – 2 @ PWM 2 F CLK } _Arial – 2 n f Y 2 x 2 PWMP , 2 x Symbol – 2 = Symbol – 2 + _Arial – 2 2 2 1 2 n 255 2 ( i 2 ) i & „System – > L > > x > ,( = ) = e@ E W > F Microsoft Equation 2.0 DS Equation Equation.2 > v . 1 & & MathType – I @ I l _Arial – 2 / EW , & „System – c B B c c c c c c c c c c c c B B L , > > x > ‘ =l, = e@ P W M > F Microsoft Equation 2.0 DS Equation Equation.2 > ” .E . 1 & & MathType – H @ H h _Arial – 2 / PWM , & „System – E H L ” X , > > x > ‘ =l, = e@ P W M > F Microsoft Equation 2.0 DS Equation Equation.2 > ” .E . 1 & & MathType – H @ H h _Arial – 2 / PWM , & „System – E H L ” X , > > x > @ = % = e@ E A > F Microsoft Equation 2.0 DS Equation Equation.2 > W F . 1 & & MathType – H @ H _Arial – 2 / EA & „System – „System – Li L W T , > > x > 0 = = e@ W E > F Microsoft Equation 2.0 DS Equation Equation.2 > F . 1 & @ & MathType – H @ H 7 _Arial – 2 WE, & „System – „System – Li L , > > x @ > =x = _Arial e@ P S E N XBlkCnIt BT _Arial Lo > > F Microsoft Equation 2.0 DS Equation Equation.2 > ” 4 F . 1 & & MathType – b @ b } _Arial – 2 / PSEN & „System – Light ATT Graphite Light Narrow AT L ” 4 X @ > > x > = = F` o > F Microsoft Equation 2.0 DS Equation Equation.2 > = 4 P . 1 & & MathType P & _Arial – 2 > L = 4 @ > > a b f g l m ~ $ h x ” # $ % & ‘ ( ) * + , – . / 0 1 2 3 4 5 6 7 8 9 : ; = > ? @ A B C D E F G H I J K L M O P Q R S T U V W X Y Z [ ] ^ _ ` a b c d g h i j k l m n o q r s t u v w y z s K @ Normal a ” A@ ” Default Paragraph Font ‘ 0 6 > J O T Y ^ i r { , 0 : D P a % 2 ? ` c h z ~ 0 3 @ N m s y ‘ 4 A N S X [ b e l r y | , = V o r v ! ( . < H T \ c x 1 = D K \ n " & * . 1 5 8 ? F L N Q U Y ] a e i m p t w { ! % ) - 2 7 ; ? C G K Q Z f m s y ! & . 6 9 < ? B E W Z ^ a h ! $ L : ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! " ! # ! $ ! % & ' ( ) * + , - . / 0 1 2 3 4 5 6 7 8 9 : 3 J , z # ' 0 8 > 7D )H J L M &M {R X ] b h Ik q \w { ! | A c z y 7 : Q % ? < Q ; h ` 9 j % V w j M > V ! w ” # $ # $ # & $ # < $ % & ' ( ) * 1 + < , - . / 0 1 2 3 4 5 6 V 7 8 t 9 S _ N} , ~ . P ! , nG uK O uR ` k Ql Qm $n mp p *q qq r r ~s t } } 2~ s y ~ < H T ^ 5 ] < q X ; q B a ! " # $ % & ' ( ) * + , - . P P P Q Q Q T T T T T U \ \ \ \ \ \ ] *] ,] 9z Mz Oz { { { { { { : : : : : : : : : : : : ! , " # E% h " ) + + 0 6 . B ^ ! ' , 70 e0 4 ; E 7K U ?U qU _ ` 9` Qg o o z E % w ADINA & MIHAI IONAC"C:\WINWORD\LUCRU\CLAUDIU\CLAU1.DOC ADINA & MIHAI IONAC"C:\WINWORD\LUCRU\CLAUDIU\CLAU1.DOC Unknown A:\CLAU1.DOC supervisor E:\CLAUDIU\CLAU1.DOC supervisor&G:\APPS\WIN311CE.ADM\WORD6\PROIECT.DOC supervisor$G:\APPS\WIN311CE.ADM\WORD6\CLAU1.DOC supervisor E:\CLAUDIU\DOC1.DOC supervisor E:\CLAUDIU\DOC1.DOC supervisor E:\CLAUDIU\PROIECT.DOC Stoicu-Tivadar Vasile B:\PROIECT.DOC @Epson Stylus 820 LPT1: EPMJ5C Epson Stylus 820 Epson Stylus 820 @ ( - 4 d h h Epson Stylus 820 @ ( - 4 d h h " f Times New Roman Symbol & Arial Times New Roman CE & _Arial & Arial CE " h & & B% b : l : ; Cap 1. supervisor Stoicu-Tivadar Vasile h W e o " ^ j ^ j j^ j^ c c c $ g g g g g g X h g n f i j j j j k k k >m @m @m @m / om !n n Wo X o ; n c k N j k k k n k j^ j^ j i k k k k j^ 8 j c j >m ` Xz c ^ $e j^ j^ j^ j^ k >m k k Cap 1. GENERALIT I 1.1. Structura sistemelor informatice de conducere de proces Sistemele de conducere cu calculatorul a proceselor tehnologice folosesc un sistem de calcul pentru conducerea unor p r i sau n totalitate a unui proces tehnologic cu scopul realiz rii i men inerii unor anumite pereforman e tehnice i tehnologice i reprezent nd anumite cerin e specifice obligatorii (r spuns rapid, siguran a func ion rii). 1.1.1. Func ii ale sistemelor informatice de conducere de proces C ile i mijloacele care asigur flexibilitatea necesare tehnicii de automatizare, at t n sensul satisfacerii cerin elor utilizatorului c t i n sensul cupl rii la instala iile tehnologice modularizate, reconfigur rile i multifunc ionalitatea constau n : – Discretizarea prin tratarea numeric a achizi ei i prelucr rii informa iilor ; – Structurarea ierarhizat a sistemelor cu o tot mai mare descentralizare a func iilor ; – Distribu ia spa ial a inteligen ei ; – Fiabilitatea sporit a componentelor i a ntregului ansamblu prin diagnoz n regim on-line ; – Utilizarea intensiv a sistemelor multiprocesor prin interconectarea sistemelor ; – Flexibilitatea func ional sporit prin programare liber utiliz nd memorii i unit i centrale de calcul ; – Comunica ia om-ma in prin terminal cu display grafic ; – Utilizarea conceptelor de inteligen artificial . Conceptul automatizare flexibil a condus la noi structuri de conducere, n totalitate numerice, ce se integreaz ntr-un sistem informa ional ierarhizat n care echipamentele sunt realizarte la nivelul utilajelor n configura ii multiprocesor, fiind capabile de prelucrare paralel n T.R. a unui volum mare de date , iar la nivelul unit ii productive un calculator coordonator este capabil s reconfigureze software baza de date, inclusiv programele de aplica ie. n afar de implementarea prin logic programat a func iilor de comand a proceselor apare i o conectare ntr-un sistem informa ional de interconectare a tuturor sistemelor componente la nivel organizatoric al fabrica iei. n cadrul sistemului informatic se manifest dou tipuri de comunica ii : – comunica ie extern cu calculatorul situat pe nivelul ierarhic superior ; – comunica ie intern care poate fi de condi ionare opera ional ntre echipamentele locale ata ate utilajelor sau ntre calculatorul coordonator i personalul de deservire prin console i terminale de achizi ie a datelor. n concordan cu aceste dou tipuri de comunica ie ntr-un sistem informa ional are loc un proces de vehiculareba informa iilor n dublu sens i anume : – emisie de comenzi de la nivelul ierarhic superior c tre echipamente locale. – achizi ia de date din proces de la echipamente locale i prelucrarea lor centralizat . 1.1.2. Structuri ale sistemului informa ional de conducere de a proceselor Extst 2 solu ii de implementare a func iilor de comand i de calcul aferente unui proces : a. – conducere centralizat b. – conducere descentralizat a) Solu ia centralizat poate fi aplicat n sistemele cu comand direct n care func iile de prelucrare , prelucrare, administrare n T.R., distribuire a datelor, sunt atribuite calculatorului pentru co] b g p u v ~ l J J J J I I – ; q! $ S l J J J J I I – ; q! $ h h l J J J J I I – ; q! $ h ” & ) – . 0 d 6 7 ! h l J J J J I I b u h G l J J J J I I p b u J J J J J J J J J
Copyright Notice
© Licențiada.org respectă drepturile de proprietate intelectuală și așteaptă ca toți utilizatorii să facă același lucru. Dacă consideri că un conținut de pe site încalcă drepturile tale de autor, te rugăm să trimiți o notificare DMCA.
Acest articol: Proiect (ID: 700649)
Dacă considerați că acest conținut vă încalcă drepturile de autor, vă rugăm să depuneți o cerere pe pagina noastră Copyright Takedown.