Oniciuc Daniel Grupa 406 [612451]

2020 ACADEMIA DE POLIȚIE „ Al. I. Cuza ”
FACULTATEA DE POMPIERI
GRUPA 406
Analiza experimentală a sistemelor
logice combinaționale implementate
cu circuite integrate
Îndrumător:
Conf . Univ. Dr. Ing.
Daniel POPESCU
Întocmi t:
St. Sg. Oniciuc Daniel

2 1.Scopul lucrării
– Verificarea experimentală a funcționării porților logice;
– Aplicarea tehnicilor de proiectare a SLS pentru aplicații concrete, implementarea SLC
în logica ȘI -SAU -NU, în logica ȘI -NU și verificarea experimentală a funcționării SLC.
2.Verificarea experimentală a funcționării porților logice folosind programul
LogicSim
a)Se verifică funcționarea porților care implementează funcțiile logice elementare
b)Se verifică posibilitatea implementării funcțiilor logice ȘI, SAU, NU numai cu
ajutorul unor porți de tipul ȘI -NU (NAND)

Minimizarea funcțiilor logice
Circuitele alc ătuite din por țile logice de baz ă, a că ror operare poate fi
descrisă cu ajutorul algebrei Booleen e, se numesc circuite logice
combinaționale, deoarece în fiecare moment de timp starea logic ă a ieș irii
depinde de modul în care se combin ă nivelurile logice ale intr ărilor în acel
moment de timp. Ele nu au capacitatea de memorare a informa ției.
Problema esen țială care trebuie rezolvat ă cu ajutorul circuitelor
logice combina ționale este impl ementarea unor func ții logice cu ajutorul
unui num ăr minim de por ți logice . Pentru atingerea acestui scop, func ția
logică trebuie adusă la o form ă cât mai simpl ă care să conțină un număr
minim de termeni. Acest proces se nume ște minimizarea func ției logice .
Despre func țiilor logice aduse la o form ă minimizat ă se mai spune c ă sunt
scrise sub form ă canonică. Exist ă două forme canonice utile în proiectarea
circuitelor logice combina ționale, suma de produse sau produsul de sume,
prima dintre ele fiind cea mai folosit ă.
Minimizarea funcț iilor logice pân ă la una din formele canonice se
poate face în dou ă moduri:
•folosind teoremele algebrei Booleene
•folosind tehnica diagramelor
În cazul scrierii func ției sub form ă de sumă de produse, ea este
alcătuită din doi sau mai mul ți termeni care includ func ția ȘI, după care
aceștia sunt uniț i între ei cu ajutorul func ției SAU. Termenii ȘI ai sumei
trebuie să respecte urm ătoarea regul ă:
un termen Ș I poate con ține una sau mai multe variabile Booleene,
variabile care pot fi prezente o singur ă dată, în forma normal ă sau
complementară.
Această regulă ne precizeaz ă faptul că semnul de inversiune poate s ă
apară numai deasupra variabilelor i ndividuale. De aceea nu sunt admiș i în
expresia unei func ții logice termeni de forma C AB sau ABC .
Minimizarea algebrică
Minimizarea algebric ă se poate realiza utilizând teorem
ele algebrei
Booleene dar, din p ăcate, nu știm întotdeauna care teorem ă trebuie aplicat ă
într-o s
ituație dată și dacă expresia ob ținută este sub cea mai si mplă formă 3.
3

posibilă. De aceea, mai ales în cazul func țiilor complicate, simplificarea
algebrică poate deveni o surs ă de erori și necazuri.
În general, în procesul de simplificare algebric ă a unei func ții logice
se recomandă efectuarea a doi pa și:
•funcția se scrie sub form ă de sumă de produse
•termenii sunt grupa ți după factorul comun (dac ă există ), care
apoi se scoate în fa ța parantezei. Aceast ă operație poate conduce
la eliminarea unuia sau mai multor termeni.
Să aplicăm aceste etape la implementarea func ției:
()C A B A ABC z+ =
Funcția z poate fi simplificat ă cu ajutorul teoremel or algebrei Booleene.
Astfel, factorul C A poate fi scris:
C A C A C A+ = + =
astfel încât func ția z devine:
C B A A B A ABC C A B A ABC z+ + = + + = ) (
Deoarece AA = A :
B A B B AC C B A B A ABC z+ + = + + =) (
Dar 1= +B B , astfel încât se ob ține forma minimizat ă sub form ă de sumă
de produse a func ției z:
AC B A z+ =
Pe baza acestei expresii se poate proiecta circuitul cel mai simplu care să o
realizeze, circuit prezentat
Pentru a v ă convinge că munca de minimizare î și are rostul ei
încercați să desenați circuitul combinațional care realizează funcț ia logică
descrisă de ecuația .
De multe ori func ția logică trebuie scris ă pornind de la tabelul de
adevăr care descrie func ționarea circuitului. În acest caz, pentru a scrie A
B z=AB+ACAB
CB
AC
4

expresia funcț iei logice care trebuie realizat ă, se recomandă parcurgerea
următoarelor două etape:
•se scrie câte un termen ȘI pentru fiecare combina ție a nivelurilor
logice de intrare pentru care ie șirea este la nivel logic 1. Fiecare
termen ȘI trebuie s ă conțină toate variabilele de intrare sub form ă
inversată sau neinversată după cum în linia corespunz ătoare din
tabel apar la nivel logic 0 sau 1.
•termenii ȘI astfel ob ținuți sunt lega ți între ei cu opera ția logică
SAU, obț inându-se expresia finală a funcției logice.
•dacă este necesar, se simplific ă funcția logică folosind teoremele
algebrei Booleene.
Consideră m exemplul din Tabelul 1 în care avem trei variabile de intrare A,
B
și C și o variabilă de ieșire, x. Aplicând regulile de mai sus se obține
expresia funcției logice care trebuie realizat ă.
Tabelul 1
C B A x Termeni ȘI Funcția logică
0 0 0 0 –
0 0 1 1 C B A
0 1 0 1 C B A
0 1 1 0 – ABC C B A C B A x+ + =
1 0 0 0 –
1 0 1 0 –
1 1 0 0 –
1 1 1 1 ABC
La o prim ă observare constat ăm că funcția noastră est e sub form ă
canonică mini
mizată, astfel încât putem trece la proiectarea circuitului logic
care să o realizeze. Din analiz a ei se poate vedea c ă avem nevoie de o poart ă
SAU cu trei intr ări, de trei por ți ȘI tot cu trei intr ări și de trei inversoare,
deoarece toate variabilele de intrare apar și sub formă inversată. Circuitul
logic care realizeaz
ă funcț ia este prezentat în fig ura următoare .
A
B
Cx4
5

Din cele prezentate pân ă acum se poate observa c ă scrierea unei
funcții logi
ce sub form ă de sumă de produse faciliteaz ă proiectarea
circuitului care s ă o realizeze folosind por țile logice elem entare ȘI, SAU și
INVERSORUL. Din punct de vedere teoretic totul pare a fi în ordine. Din
punct de vedere practic îns ă, apare un mic inconvenient. Majoritatea
circuitelor integrate care con țin porți logice au la baz ă porțile logice ȘI-NU
și SAU-NU cu ajutorul că rora se pot realiza toate celelalte funcț ii logice
elementare.
Minimizarea cu diagrame Karnaugh
O altă metodă folosită pentru minimizarea func țiilor logice este cea a
diagramei Karnaugh . Ea este o metod ă grafică de obținere a func ției logice
minimizate și de proiectare circuitul logic care s ă o realizeze, având ca
punct de start tabelul de adev ăr. Teoretic, metoda poate fi folosit ă pentru un
număr de variabile de intrar e oricât de mare, îns ă practic este aplicabil ă
pentru cel mult șase variabile de intrare.
Diagrama Karnaugh este un careu de form ă pătratică sau
dreptunghiulară conținând 2N căsuțe, N fiind num ărul variabilelor de intrare.
Fiecare c ăsuță corespunde unei singure combina ții posibile de form ă ȘI a
variabilelor de intrar e. Atât pe orizontală cât și pe vertical ă, două căsuțe
adiacente difer ă între ele doar prin valoarea logic ă a unei singure variabile
din combinaț iile corespunz ătoare lor. În fiecare c ăsuță se va înscrie cifra 1
sau 0 dup ă cum combina ția corespunz ătoare ei are ca rezultat 1 logic sau 0
logic.
Expresia minimizat ă a variabilei de ie șire poate fi ob ținută din
diagrama Karnaugh prin gruparea și încercuirea c ăsuțelor adiacente care
conțin variabila binar ă 1. Gruparea se poate face în perechi de două, patru
sau opt căsuțe. Se mai spune c ă se face gruparea în dubleți, quazi sau octeți.
Trebuie men ționat faptul c ă se consideră adiacente ș i pătratele de la
extremitățile unei linii sau unei coloane .
Consideră m exemplul din Tabelul 1 căruia îi corespunde diagrama
Karnaugh . În acest exemplu se pot grupa în dubleț i căsuțele cu numerele 2
și
6, respectiv 10 și 11. Având doi dubleți, expresia finală a funcț iei logice
va avea doi termeni care pot fi obț inu ți astfel: din primul dublet dispare
variabila B care apare atât în forma normală cât și
inversată, astfel c ă primul termen al func ției va fi D C A; din al doilea
dublet dispare variabila C care apare atât în forma normal ă cât și inversat ă,
6

astfel că al doilea termen al func ției va fi ABD . Expresia final ă funcției
logice va fi:
ABD D C A x+ =
D C B A x Termeni ȘI
0 0 0 0 0 –
0 0 0 1 0 –
0 0 1 0 0 –
0 0 1 1 0 –
0 1 0 0 0 –
0 1 0 1 0 –
0 1 1 0 0 –
0 1 1 1 0 –
1 0 0 0 1 ABCD
1 0 0 1 0 –
1 0 1 0 1 ABCD
1 0 1 1 1 ABCD
1 1 0 0 0 –
1 1 0 1 0 –
1 1 1 0 0 –
1 1 1 1 1 ABCD
8 720
4 3 1
0
6 1 5 1 4 1 3 12 1 10C
8 7
156
B
DD D91C
B
BA
0 0 0 00
01
10 1 01 0
50
6
A
7

Gruparea în quazi o exemplifică m pe diagrama Karnaugh
Prin gruparea în quazi se elimin ă câte dou ă variabile din fiecare
quad, evident cele care apar în formele normal ă și inversat ă. În exemplul
nostru, expresia funcț iei logice va avea doi termeni de câte dou ă variabile
pentru că avem doi quazi. Astfel, di n quadul care cuprinde c ăsuțele 6, 7, 10
și 11 se elimin ă variabilele A și C, rămânând termenul BD, iar din quadul
care conține căsuțele din cele patru col țuri se elimin ă tot variabilele A și C,
rămânând termenul DB. Astfel, expresia func ției logice realizate va fi:
D B BD x+ =
În cazul grup ării în octe ți se ap
lică aceleași reguli, cu deosebirea c ă
prezența unui octet este echivalent ă cu eliminarea a trei variabile din
termenul corespunz ător lui. 8 70 0
4 3
11
6 1 5 1 4 1 3 12 1 111C
8 7 56
B
D DD91C
B
BA
1 0 1 00
00
101
021
51
6
A
8 70 0
4 3
00
6 1 5 1 4 1 3 12 1 100C
8 7 56
B
D D D91C
B
BA
1 0 1 01
01
111
121
51
6
A
8

În cazul exemplului se elimină variabilele A, B și C. Având un
singur octet, func ția logică va avea un singur termen și expresia ei va fi:
D x=
Unele circuite pot fi proiectate astfel încât s ă exis
te anumite stă ri ale
intrărilor pentru care nivelul logic al ie șirii să nu fie precizat, pentru simplul
motiv ca st ările respective ale intră rilor nu se vor realiza niciodat ă în situația
concretă de func ționare a circuitului. Acestea se numesc stări
nedeterminate . În aceste situa ții, proiectantul are libertatea de a pune în
căsuțele corespunz ătoare stărilor de nedeterminare 0 sau 1 astfel încât s ă-i
fie cât mai u șor să simplifice expresia boolean ă a funcției de ieșire.
Este foarte probabil ca în multe cazuri s ă nu putem grupa că suțele
dintr-o diagram ă Karnaugh numai în duble ți, quazi sau octe ți, având și
situații mai complexe în care va trebui s ă lucră m pe aceea și diagram ă cu
două , trei sau chiar patru tipuri de grup ări. Când am spus patru, ne-am
gândit și la cazurile de termeni izola ți care nu pot fi grupa ți cu alți termeni.
În aceste situa ții se recomand ă parcurgerea urm ătoarei succesiuni de paș i
pentru ob ținerea formei finale a func ției logice:
•construirea diagramei Karnaugh pe baza tabelului de adevă r.
Este important de men ționat că dacă există combina ții ale
variabilelor de intrare pentru care starea ie șirii este nedeterminat ă
(ea poate fi 0 sau 1), proiectant ul are libertatea ca în diagrama
Karnaugh, în c ăsuța corespunză toare combina țiilor respective s ă
pună 0 sau 1, astfel încât aceasta s ă-l ajute la mi
nimizarea mai
eficientă a funcției.
•se vor încercui c ăsuțele izolate care con țin variabila 1. Aceste
căsuțe nu sunt adiacente cu alte c ăsuțe care con țin variabila
binară 1.
•se vor că uta căsuțele care conț in variabila 1 și care au o singur ă
căsuță adiacentă care con ține variabila 1. Astfel se realizeaz ă
dubleț ii.
•se încercuiesc octe ții chiar dac ă vreo căsuță din ei a fost inclus ă
în dubleți.
•se încercuiesc quazii chiar dac ă vreo căsuță din ei a fost inclus ă
în dubleți sau octe ți.
•se încercuie ște orice pereche care include c ăsuțe care înc ă nu au
fost încercuite, asigurându-ne c ă numărul de încercuiri este
mi
nim.
9

•se face suma termenilor genera ți de fiecare grupare, ob ținându-se
astfel expresia finală a funcției logice.
Să aplicăm în ordine aceste reguli pe exemplul
1. – căsuța 10 prezint ă o stare de nedeterminare și ne avantajeaz ă să
o consideră m în starea 1.
2. – căsuța 16 este izolat ă și ea va genera termenul D C B A.
3. – căsuța 3 s e învecinează numai cu c ăsuța 7 formând dubletul 3-7
care generează termenul ACD.
4. – nu sunt octe ți.
5. – există doi quazi: 5-6-7-8 care genereaz ă termenul AB și 5-6-9-
10 care generează termenul C B.
6. – nu mai sunt alte perechi și c ăsuțe conținând 1, neincluse în
combinaț iile precedente.
7. – expresia final ă a funcției logice va fi:
C B B A CD A D C B A x+ + + =A60
50 0
11 1
1x
00
0 00A
BBC
1 9
D DDB6 5
078C
1
11 2
13 14 15 16113 41
2
78
1
10

11 𝑦1=1∙𝑏∙𝑐̅+𝑎∙1∙1=𝑎+𝑏∙𝑐̅
Figura nr. 1: Implementarea SLC prin schemă electronică cu circuite integrate în logica ȘI -SAU -NU
Proiectarea SLC care comandă o lampă de semnalizare
Diferitele moduri de funcționare a SLC pentru comanda lămpilor de semnalizare sunt
descise prin funcțiile logice y sau f, ale căror tabele de adevăr au fost reprezentat e în
diagramele Karnaugh de trei sau de patru variabile de mai jos.
Se vor obține ecuațiile logice simplificate din fiecare diagramă Karnaugh și se vor
implementa în logica ȘI -SAU- NU, în logica NAND și apoi se va verifica funcționarea
fiecărui SLC folosin d programul LogicSim.4.

12 𝑓9=𝑎̅∙𝑏̅∙1∙1+𝑎̅∙1∙𝑐̅∙𝑑̅+𝑎̅∙1∙𝑐∙𝑑+𝑎∙𝑏∙𝑐∙𝑑̅
𝑓9=𝑎̅(𝑏̅+𝑐̅∙𝑑̅+𝑐∙𝑑)+𝑎∙𝑏∙𝑐∙𝑑̅
Figura nr. 2: Implementarea SLC prin schema electronică cu circuite integrate în logica NAND

13 Figura nr. 4: Implementarea SLC prin schemă electronică cu circuite integrate în logica NAND
Figura nr. 3 : Implementarea SLC prin schemă electronică cu circuite integrate în logica Ș I-SAU- NU