Realizarea unui sistem de codare de linie HDB3 [613486]

Realizarea unui sistem de codare de linie HDB3

Absolvent: [anonimizat]ő F. Szilárd

Conduc ător științific: Ș.l.dr.ing. László MOLNÁR
Coordonator: ing. József Konrád KISS

BRAȘOV
2016

UNIVERSITATEA “TRANSILVANIA” DIN BRAȘOV
DEPARTAMENTUL DE ELECTRONICĂ ȘI
CALCULATOARE
Programul de studii: Tehnologii și sisteme de telecomunicații

2 Universitatea Transilvania din Brașov
Lucrare de diplomă nr. ……….
Facultatea
Inginerie Electrică și Știința Calculatoarelor
Departamentul
Electron ică și Calculatoare Viza facultății
Programul de studii
Tehnologii și sisteme de telecomunicații Anul universitar
2015 – 2016
Candidat: [anonimizat]Ő Szilárd Promoția
2016
Cadrul didactic îndrumător
Coordonator științific:Ș.l.dr.ing. MOLNÁR László
Îndrumător: KI SS Konrád József

LUCRARE DE DIPLOMĂ
Titlul lucrării: Realizarea unui sistem de codare de linie HDB3

Problemele principale tratate:
1. Studiu bibliografic al codurilor de linie și al codului HDB3
2. Prezentarea bazelor teoretice ale tehnicilor f olosite de sistemul proiectat
3. Proiectarea hard a sistemului
4. Proiectarea soft a sistemului
5. Realizarea practică a sistemului
6. Prezentarea măsurătorilor efectuate pe sistem
7. Instructiuni de instalare și utilizare
8. Concluzii și direcții viitoare de dezvoltare
Locul și durata practicii: : Laboratorul de electronică (112 -113), rețele de calculatoare (313), al
Universității Sapientia, Mai 2015 – Iunie 2016
Bibliografie:
1. Polgár Zsolt Alfred, Telefonie digitala : tehnici de acces in reteaua telefonica, parametrii
circuitelor telefonice, sisteme de transmisii telefonice
2. Imran Ali and Ali Ahmed – An Efficient FPGA Based HDB3 Decoding System
3. Daniel R. Hicks Ic Design Group San Jose State University, HDB3 Encoder/Decoder
4. Vigh Sándor, Átviteltechnika / Vigh Sándor. -Budapest : Tankönyvmester Kiadó;
5. Ciurea, Dragos I., Transmisiuni telefonice / Dragos I. Ciurea. -Bucuresti : Matrix Rom,
6. Zahan, Sorina, Telefonia digitala in retelele de telecomunicatii : acces, transport, gestiune
Aspecte particulare:

Primit tema la data de: 15.05.2015

Data predării lucrării: 24.06.2016

Director departament, Cadru didactic îndrumător,
Ș.l.dr.ing. MOLNÁR László
Ing. KISS Konrád József

Candidat: [anonimizat]Ő Szilárd

3
LUCRARE DE DIPLOMĂ – VIZE
Data
vizei Capitole/ problemele analizate Semnătura cadrului
didactic îndrumător
20.07.2015 Studiu bibliografic al sistemelor similare existente
15.12.2015 Prezentarea generală codarea HDB3
Prezentarea generală protocoalelor
folosite in HDB3
Prezentarea generală a semnalizărilor folosite in
HDB3
02.03.2016 Proiectarea circuitului, pentru linie de transmisie.
Proiectarea circuitului imprimat.
05.04.2016 Proiectarea si dezvoltarea aplicatiei software
pentru FPGA.
Testarea si dezvoltarea sistemului.
24.05.2016 Intocmirea documentatiei.

APRECIEREA ȘI AVIZUL CADRULUI DIDACTIC ÎND RUMĂTOR
Confirm efectuarea celor 60 de ore de practica pentru realizarea lucrarii de diploma si sunt de
acord cu sustinerea lucrarii. Nota acordata de indrumator: …………

Data:
ADMIS

CADRU DIDACTIC
ÎNDRUMĂTOR

AVIZUL DIRECTORULUI DE DEPARTAME NT
Data: ADMIS pentru susținere/
RESPINS DIRECTOR DEPARTAMENT

SUSȚINEREA LUCRĂRII DE DIPLOMĂ
Sesiunea

Rezultatul
susținerii PROMOVAT cu media:

RESPINS cu refacerea lucrării

RESPINS fără refacerea lucrării

Președinte COMISIE

4

DECLARAȚ IE PRIVIND ORIGINALITATEA LUCRĂRII DE DIPLOMĂ

UNIVERSITATEA TRANSILVANIA DIN BRAȘOV
FACULTATEA INGINERIE ELECTRICĂ ȘI ȘTIINȚA CALCULATOARELOR
PROGRAMUL DE STUDII: TEHNOLOGII ȘI SISTEME DE TELECOMUNICAȚII
NUMELE ȘI PRENUMELE: Csedő Fogadós Szilárd
PROMOȚI A: 2016
SESIUNEA DE DIPLOMĂ IUNIE 2016
DENUMIREA LUCRĂRII: Realizarea unui sistem de codare de linie HDB3
CADRUL DIDACTIC ÎNDRUMĂTOR Ș.l. dr.ing. Molnár László

Declarăm pe proprie răspundere că lucrarea de față este rezultatul muncii
absolventului, pe ba za cercetărilor proprii și pe baza informațiilor obținute din surse care
au fost citate și indicate conform normelor etice, în textul lucrării, în note și bibliografie.
Declarăm că nu s -au folosit în mod tacit sau ilegal munca altora și că nici o parte
din teză/proiect nu încalcă drepturile de proprietate intelectuală ale altcuiva, persoană
fizică sau juridică.
Declarăm că lucrarea nu a mai fost prezentată sub această formă vreunei instituții
de învățământ superior în vederea obținerii unui grad sau titlu ș tiințific ori didactic.
În cazul constatării ulterioare a unor declarații false, vom suporta rigorile legii.

Data
24.06.2016
Absolvent
Csedő F. Szilárd
Cadru didactic îndrumător
Ș.l. dr.ing. Molnár László

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
5
Extras

Introducere

Codarea HDB3 este un mode de codificare folosit pentru sistemele î n sistemele de
comunicare de 2Mbit/s. Comunicarea poate avea loc într e centrale, între diferite centrale sau o
centrală și sediul unui utilizator final.
Scopul lucrării mele este crearea unui sistem care printr -o codificare HDB3 codifică
un flux de biți de intrare, iar mai apoi decodează informația anterior codificat ă. Acest sistem
include un program de codificare respectiv decodificare prin limbajul VHDL, proiectarea unui
circuit necesar pentru simularea fluxului și realizarea acestuia, implementarea acest uia in
sistemul scris in limbajul VHDL în Sistem Generator , iar mai apoi programarea și testarea în
sistemul de dezvoltare FPGA. Fără a avea cunoștințe despre aceste elemente realizarea
proiectului nu putea să aibă loc.

Tema lucrării

Tema lucrării mele este crearea unui echipament care codifică o informație primită iar
mai apoi o decodifică cu ajutor sistemului HDB3. Pe echipamentul de prezentare se găsesc
numeroase puncte de control și măsurare cu ajutorul cărora se poate observa funcționarea
diferitelo r părți ale acestuia. Sistemul poate folosit și în viața de zi cu zi pentru codificarea
linkurilor/trunchiurilor dintre două centrale.
Este extrem de important de reținut faptul că înaintea utilizării oricărui circuit este necesar
testarea și simularea ace stora pentru evitarea eventualelor erori care pot apărea.

Studiul de specialitate

Am ales să studiez crearea unui astfel de sistem tocmai pentru a putea înțelege mai bine
funcționarea acestuia , fapt care m -a ajutat foarte mult la elaborarea lucrării. Ex istă mai multe
tipuri de implementări și elaborări, din care am inclus două:

 Implementare a de tip hardware
 Sistemul de codare/ decodare FPGA
Cerințele sistemului

Întregul sistem trebuie să conțină următoarele module pentru o funcți onare optimă și
prezent are acceptabilă a acestuia:
 Un codificator HDB3
 Un linie de transmisie
 Un Clock recovery
 Un decodificator HDB3

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
6

Figură 1 Schema bloc

În figura 1. vedeți schema bloc al sistemului realizat. Are mai multe părți. Datele pentru
codificare poate să fie din surs ă exter nă, sau din surse generate de placa FPGA.

Realizarea Hardware

Proiectarea hardware -ului, simularea acestuia și imprimarea circuitului a fost realizat cu
ajutorul soft urilor Proteus 8 și OrCad Cadence.
Poate fi împărțit pe trei componente:

Partea întâi: adaptarea codării

Dispune de o sursă de alimentare separată, două intrare pentru recepționarea semnalului pe
care îl primește de la placa FPGA, două invertoare și două optocuplo are care au scop protecția
pentru eventua lele scurtcircuite care pot apărea sau tensiune înaltă . Legătura este izolată cu
ajutorul optocupl oarelor .

Partea a doua: interfețele de linie și linia de transmisie

Interfețele de linie au de asemenea o surs ă de alimentare proprie, iar cu ajutorul celor patru
optocuploare se realizează izolarea galvanică. Linia de transmisie este o pereche răsucit ă.

Partea a 3 -a: adaptarea decodării

Această parte dispune de o sursă de alimentare proprie , tocmai pentru a putea fi independent
de restul. Intrarea se face dinspre linie prin optocuploare pe o fază opusă. Aici poate sa vede a
semnalul HDB3.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
7 Figură 2 Circuitul interfețe de l inie și linia de transmis ie

Figură 3 Schema circuitului realizat

Realizarea aplicaț iei software

Softul creat în VHDL poate fi împărțit în două părți. O parte este cea de codare iar
cealaltă cea de decodare. Intrarea de codare sunt semnal ul de Ceas și Dat a.
Semnal ele de intrare se po t prim i din surse interne sau externe. Sursa internă este
realizat ă de mine, generatorul de semnal de ceas și de biți, care este capabilă să genereze un
semnal de ceas de 2 Mhz.
Semnalul extern poate fi un generator de semnal care este capabil să genereze
semnale de 3,3 V. Ieșirile din codarea FPGA sunt sem nale de HDB3+ HDB3 -, deoarece
FPGA nu poate genera o tensiune negativă. Aceste semnale sunt transformate de adaptorul
interfeței de linie .
Intrarea pe decod orul FPGA e tot pe baza de semnal HDB3+ , HDB3 – . La ieșirea d in
decod or apare semnalul de ceas ș i data reconstruită, totodată un COD ERROR, dacă apar
defecțiuni.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
8

Figură 4 Regenerarea semnalului de ceas pentru decodor

Cele două soft uri le -am implementat în Sistem generator ca un Black Box. Decodorul are
nevoie de un semn al de ceas cu care funcționează .
Din această cauză am realizat în Sistem generator un modul care verifică durata între
semnalele de urcare și coborâre , astfel generând semnalul de ceas, cu care funcționează
decod area (Figura 4).

În timpul simulărilor am folosit simulatorul Hardware CoSimulator, având șansa de a măsura
timpul corect cu ajutorul unui osciloscop.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
9

Regula de codificare utilizată

Cele trei codări de mare densitate, este acea care funcționează ca AMI, diferența fiind
în implementarea l ogicii lunge 0. HDB3 nu permite trimiterea a mai multor bituri 0 de cât
patru așa ușurând sincronizarea din partea receptorului. În cazul în care patru bituri de 0
urmează una după alta, ultimul bit se înlocuiește cu una asemănătoare ca și primul bit.
Recep torul este capabil de a observa informația în plus , și de a-l înlătura. Pentru detectarea
DC ului, în următoarea grupare de 0, primul 0 înlocuim cu măsura cont rară, a bitului anterior
(Figura 5).
Figură 5 Codare HDB3

Codarea funcționează după regula descrisă de mai sus.

Testare

Circuitul folosit pentru simularea cablajului a fost realizat cu ajutorul softului OrCad Cadence
și protel.
Figură 6 Ceasul regenerat

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
10 Pentru simularea funcționării a cod ării și a decod ării am folosit un ambient Sistem Generator,
cu Co -Simulation, folosind o simulare în timp real.
Figură 7 Măsurarea s emnalului HDB3

În figura 7 se vede s emnalul HDB3 care a codat data impusă “5”.
În Figura 8 se vede s emnalul decodat. Data i mpusă este la fel ca și in măsur ătoarea anterioară.
(Figura 7.)
Figură 8 Semnalul Decodat

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
11

Concluzie

În timpul realizării am avut mici probleme, care în timp oferă șansa de a dezvolta în
continuare sistemul. La final consider că a fost o alegere bună sistemul FPGA, deoarece oferă
o bază adecvată pentru dezvoltarea pe bază de soft , dar și de hard.
La c ircuitul imprimat, p roiectat și realizat de mine, cel mai mult timp mi -a luat
realizarea n ormel or standardizate . Funcționarea decod ări și a cod ării sunt dovedite prin
măsurături. Data generată cu FPGA a fost un succes, pentru că ușurează prezentarea
funcționării sistemului. Sistemul se poate folosi în comunica ții , prin codificarea și decodarea
datelor în circumstanțele potrivite. Se poate folosi în telecomunicație.
În principiu acest sistem ne oferă șansa de dezvoltare pe plan electronic și soft.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
12
Abstract

The HDB3 coding is a line coding, used to communicate between the 2Mbit/s systems.
We can talk about communication between center and center or between center and customer.
The purpose of this project was to implement a system, which uses HDB3 coding. The
systems have to encode an input bit stream, and decode the coded data. To realize this system
it is a very complex task, it’s necessary to know, FPGA programming, VHDL language , the
coder and decoder implementation into system generator , printed circuit board design.
Without this device can’t simulate the line.

The project theme

The p roject theme is to design and develop a presentation system, which can present
coding and decoding with HDB3. In this design there are a lot of measurement points, which
can help us to measure the signals in different parts of the system.
We can use this s ystem for trunk coding between central offices.
It is necessary to simulate the circuits before this are implemented to the printed circuit board,
this could be the way to filter out the errors, which are not welcome in operation.

The study of the theme

At the beginning of the project I searched for similar devices. There are a lot of
different examples, but in this project I present two of them. This study was necessary for me
to understand the function of HDB3 coding, which helped me to develop my own project.
Here are the two systems:

 IC Design
 Decoder on FPGA Board

System Requirements

The system has to know the f ollowing functions, which are necessary to realize an operable
and acceptable presentation tool.

 HDB3 Coder
 Clock Recovery
 HDB3 Decod er

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
13 Cuprins

Realizarea unui sistem de codare de linie HDB3……………………………………………. .1
Extras……… ………………………………………………………………………………… .7
Abstract……………………………………………………… ……………………………….1 4
Cuprins………………………………………………………………………………………..1 5
Anexe ………………….. ……………………………………………………………………..1 9
1.Introducere ………………………………………………………………………………….21
2. STUDIUL LITERATURII DE SPECIALITATE………………………………………. …22
2.1 Realizarea un ei placi de circuit imprima t HDB3 codare și decodare…………….22
2.2 Decoder realizat în S istem FPGA …………………………………… …………………………25
3. BAZE TEORETICE DE S PECIALITATE………………………………………………… ……………..28
3.1 S emnalul digital……………………………………………………………… ……………………….. .28
3.2. Transmisi a digitală………………………… …………………………………………… ………….. .29
3.3. Transmisia sincron ……….. ……………………………………………… …………… ……………30
3.4. Transmisi a asincron ă…………………………………………………………………………….. …..31
3.4.1 Interfața RS -232C (CCITT V.24) ……………………………. ………………………….32
3.4.2 Interfața de putere …………………………………………………… …………………………34
3.5 Codarea semnalelor digitale ……………………………………………… ………………………..34
3.5.2 Codarea grupurilor biți ……….. ………………………………….. ………………………..34
3.5.3 Clasele de codare linie…………………………………………….. …………………………35
3.5.4 Metode de codare …………………………………………………… ………………………..35
Punctul……………… ……………………………………… ………………… ………………………….35
NRZ……………………………………………………………….. ………………………….35
RZ…………………………… …………………………………….. ………………………….36
NRZI………… ………………………………………………….. ………………………….36
AMI ……. ………. ………………………………………………. ………………………….36
Manchester……………………………………………………… ………………………….37
3.6 Codare HDB3…………………………………………………………………………………. …………37
3.6.1 Problemele cu codarea HDB3 . ………………………. ……………………………… ..39
3.6.2 Pentru ce este folosit codarea HDB3? …………………………….. …………………………39
3.7 Codarea caracterelor………………………………………………………… …………………………40
3.8 Codare contra Modulare ………………………………………………….. ……………….. ……….41
3.9 Rețele prin cablu ……………………………………………………………. ………………………….42
4. PROIECTAREA ȘI REALIZA REA PRACTICĂ………………………….. ………………………….43
4.1 Proiectarea Hardware……………………………………………………… ………………………….43
4.2 Proiectarea Software ……………………………………………………… ………………………….52
4.2.1 Realizarea în S istem Generator……………… ………………… ………………………….52
4.2.1.1 Generarea biților………………………………….. ………………………….53
4.2.1.2 Generarea Clock…………………………………… ………………………….55
4.2.2 Funcționarea cod ării și decod ării………. ……………………. ………. …………….. ….55
4.2.2.1 Parametri………………………………………. …….. ………………………….56
4.2.2.2 Porturile I/O…………………………………………………………………… ..56
4.2.2.3 Reguli de codare HD B3…………………………. ………………………….57
4.2.2.4 Structura Black Boxurilor……………………….. …………………………58
4.2.2.5 Regenerarea clockului……………………………. ………………………….64
5. TESTAREA SISTEMULUI………………………………………………………… …………….. …………..66
6. INSTALAREA ȘI UTILIZAREA……………………………………………………………. ………………70

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
14 6.1.Ghid de instalare ……………………………………………………………. ………………………….70
6.2. Ghid de utilizare ……………………………………………………………………….. ……………..70
7. CONCLUZII ȘI POSIBILITĂȚI DE DEZVOLTARE……………………… ……………. …..73
BIBLIOGRAFIE……………………………………………………………………………… ………………………..75

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
15 Tartalomjegyzék

Realizarea unui sistem de codare de linie HDB3 ………………………….. ………………………….. ……. 1
Extras ………………………….. ………………………….. ………………………….. ………………………….. ………. 5
Abstract ………………………….. ………………………….. ………………………….. ………………………….. …. 12
Cuprins ………………………….. ………………………….. ………………………….. ………………………….. ….. 13
Tartalomjegyzék ………………………….. ………………………….. ………………………….. ………………….. 15
Ábrák , táblázatok jegyzéke ………………………….. ………………………….. ………………………….. …… 17
1.Bevezető ………………………….. ………………………….. ………………………….. ………………………….. 19
2. SZAKIRODALMI TANULMÁNY ………………………….. ………………………….. ………………… 20
2.1 HDB3 kódoló és Dekódoló Nyomtatott Áramkör Megvalósítása [12] …………………….. 20
2.2 FPGA Rendszeren Megvalósított Dekódoló [13] ………………………….. …………………….. 23
3.EL MÉLETI MEGALAPOZÁS ………………………….. ………………………….. ……………………….. 26
3.1 A digitális jel ………………………….. ………………………….. ………………………….. ……………… 26
3.2 Digitális átvitel ………………………….. ………………………….. ………………………….. …………… 27
3.3 Szinkron átvitel ………………………….. ………………………….. ………………………….. ………….. 28
3.4 Aszinkron átvitel ………………………….. ………………………….. ………………………….. ………… 29
3.4.1 RS -232C (CCITT V.24) interfész [6] ………………………….. ………………………….. ….. 30
3.4.2 Áraminterfész [6] ………………………….. ………………………….. ………………………….. …. 32
3.5 A digitális jelek kódolása ………………………….. ………………………….. …………………………. 33
3.5.2 Bitcsoportok kódolása ………………………….. ………………………….. ……………………….. 33
3.5.3 Vonali kódolás osztályok ………………………….. ………………………….. …………………… 33
7.5.4 Kódolási Módszerek ………………………….. ………………………….. ……………………. 33
Lényege ………………………….. ………………………….. ………………………….. ………………………. 33
NRZ ………………………….. ………………………….. ………………………….. ………………………… 34
RZ ………………………….. ………………………….. ………………………….. ………………………….. . 34
NRZI ………………………….. ………………………….. ………………………….. ……………………….. 34
AMI ………………………….. ………………………….. ………………………….. ………………………… 35
Manchester ………………………….. ………………………….. ………………………….. ………………. 35
3.6 HDB3 kódolás ………………………….. ………………………….. ………………………….. ……………. 35
3.6.1 Mi a probléma a HDB3 kódolással? ………………………….. ………………………….. ……….. 37
3.6.2 Mire használják a HDB3 kódolást? ………………………….. ………………………….. …………. 37
3.7 Karakterek kódolása ………………………….. ………………………….. ………………………….. ……. 38
3.8 Kódolás vs. Modulálás ………………………….. ………………………….. ………………………….. … 39
3.9 Vezetékes hálózatok ………………………….. ………………………….. ………………………….. ……. 40
4. RÉSZLETES TERVEZ ÉS és GYAKORLATI MEGVALÓSÍTÁS ………………………….. … 41
4.1Hardvertervezés ………………………….. ………………………….. ………………………….. …………… 41
4.2 Szoftvertervezés ………………………….. ………………………….. ………………………….. …………. 49
4.2.1 System Generátoros megvalósítás ………………………….. ………………………….. ……….. 50
4.2.1.1 Bitsorozat Generálás ………………………….. ………………………….. …………………… 51
4.2.1.2 Órajel Generálás ………………………….. ………………………….. …………………………. 52
4.2.2 Kódoló és Dekódoló Működése ………………………….. ………………………….. ………….. 53
4.2.2.1 Paraméterek ………………………….. ………………………….. ………………………….. …… 54
4.2.2.2 I/O Portok ………………………….. ………………………….. ………………………….. …….. 54
4.2.2 .3 Használt HDB3 kódolási szabály ………………………….. ………………………….. ….. 55
4.2.2.4 Black Boxok felépítése ………………………….. ………………………….. …………….. 55
4.2.2.5 Órajel Visszaállító (regeneráló) modul ………………………….. …………………… 62
5. Rendszeren végzett valós mérések ………………………….. ………………………….. ………………….. 64

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
16 6. TELEPÍTÉSI és FELHASZNÁLÓI ÚTMUTATÓK ………………………….. …………………….. 68
6.1 Telepítési útmutató ………………………….. ………………………….. ………………………….. ……… 68
6.2 Felhasználási Útmutató ………………………….. ………………………….. ………………………….. .. 68
7. KÖVETKEZTETÉSEK, TOVÁBBFEJLESZTÉSI LEHETŐSÉGEK …………………………. 71
Irodalomjegyzék ………………………….. ………………………….. ………………………….. ………………….. 73

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
17 Ábrák, táblázatok jegyzéke

1. Ábra Teljes Rendszer ………………………….. ………………………….. ………………………….. ………. 20
2. Ábra Kódoló Blokk Diagram ………………………….. ………………………….. …………………………. 20
3. Ábra Dekódoló Blokk Diagram ………………………….. ………………………….. ……………………… 21
4. Ábra Kódoló Felépítése ………………………….. ………………………….. ………………………….. …….. 21
5. Ábra Dekódoló modul belső felépítése ………………………….. ………………………….. ……………. 22
6. Ábra Dekódoló Felépítése ………………………….. ………………………….. ………………………….. …. 23
7. Ábra HDB3 dekódoló Blokk diagram ………………………….. ………………………….. ……………… 23
8. Ábra Voltage Lever Translator áramköri rajz ………………………….. ………………………….. …… 24
9. Ábra Voltage Level Translato r áramkör szimulációja ………………………….. ……………………. 24
10. Ábra HDB3 dekódoló Control Unit és Data Path ………………………….. ………………………… 25
11. Ábra Adat Utas Automata ………………………….. ………………………….. ………………………….. .. 25
12 Ábra DP belső szerkezete ………………………….. ………………………….. ………………………….. …. 26
13 Órajel visszaállító PLL blokk diagram ………………………….. ………………………….. ……………. 26
14. Ábra Különböző modulációs eljárások. ………………………….. ………………………….. …………. 27
15. Ábra Szinkron Átvitel ………………………….. ………………………….. ………………………….. …….. 28
16. Ábra Aszinkron átvitel ………………………….. ………………………….. ………………………….. ……. 29
17. Ábra A DTE és a DCE egységek ………………………….. ………………………….. ………………….. 30
18. Ábra Jelszintek az RS -232C interfészben ………………………….. ………………………….. ………. 30
19. Ábra DCE é s DTE kapcsolata a jelek megnevezésével ………………………….. ………………… 31
20. Ábra Null -modem kábelezés ………………………….. ………………………….. ………………………… 32
21. Ábra NRZ kódolás ………………………….. ………………………….. ………………………….. …………. 34
22. Ábra RZ kódolás ………………………….. ………………………….. ………………………….. ……………. 34
23. Ábra Az NRZI kódolás ………………………….. ………………………….. ………………………….. …… 34
24. Ábra AMI kódolás ………………………….. ………………………….. ………………………….. ………….. 35
25. Ábra A Manchester kódolás működése ………………………….. ………………………….. ………….. 35
26. Ábra A HDB3 kódolás ………………………….. ………………………….. ………………………….. ……. 35
27. Ábra Kódolás szemléltetése ………………………….. ………………………….. …………………………. 36
28. Ábra Kábel felosztása [9] ………………………….. ………………………….. ………………………….. … 37
29. Ábra Kommunikációs rendszer felépítése [9] ………………………….. ………………………….. …. 38
30. Ábra Ampli túdó moduláció ………………………….. ………………………….. ………………………….. 39
31. Ábra Áramköri rajz (részlet) ………………………….. ………………………….. ………………………… 41
32. Ábra Leválasztó Transzformátorok ………………………….. ………………………….. ……………….. 42
33. Ábra 6N137 felépítése ………………………….. ………………………….. ………………………….. …….. 43
34. Ábra Hardver áramköri rajza ………………………….. ………………………….. ………………………… 44
35. Ábra Optócsatoló kimenetén mér t jel ………………………….. ………………………….. …………….. 44
36. Ábra Optócsatoló kimenetén mért jel javítva ………………………….. ………………………….. ….. 45
37. Ábra Optócsatoló kimenetén mért utolsó jel ………………………….. ………………………….. …… 45
38.Ábra 74HC14 belső szerkezet ………………………….. ………………………….. ……………………….. 46
39. Ábra 74HC14 -es kimenete ………………………….. ………………………….. ………………………….. . 46
40. Ábra Állapot ábrázoló táblázat ………………………….. ………………………….. ……………………… 47
41. Ábra Szimuláció I. Állapotban ………………………….. ………………………….. ……………………… 47
42. Ábra Szimuláció II. Állapotban ………………………….. ………………………….. ……………………. 48
43.Ábra Szimuláció III. Állapotban…………………………………………………………..49
44. Ábra Kódoló implementálva ………………………….. ………………………….. ………………………… 50
45. Ábra Dekódoló implementálva Black Boxként ………………………….. ………………………….. . 50
46. Ábra Reset és EN bemenetek megvalósítása ………………………….. ………………………….. ….. 51
47. Ábra Bit sorozat generátor áramköri rajza ………………………….. ………………………….. ……… 51

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
18 48. Ábra Bemeneti értéket beállító csúszka ………………………….. ………………………….. …………. 52
49. Ábra Órajel Generátor ………………………….. ………………………….. ………………………….. …….. 53
50.Ábra Kódoló Felépítése ………………………….. ………………………….. ………………………….. ……. 56
51.Ábra Dekódoló Felépítése ………………………….. ………………………….. ………………………….. … 59
52.Ábra Órajel Regeneráló ………………………….. ………………………….. ………………………….. …. 63
53. Ábra Ren dszer tömbvázlata ………………………….. ………………………….. …………………………. 64
54. Ábra Hardver fénykép ………………………….. ………………………….. ………………………….. …….. 64
55. Ábra Mért HDB3 jel ………………………….. ………………………….. ………………………….. ……….. 65
56. Ábra Második mért HDB3 jel ………………………….. ………………………….. ………………………. 65
57. Ábra Harmadik mért HDB3 jel ………………………….. ………………………….. …………………….. 66
58. Ábra Regenerált órajel ………………………….. ………………………….. ………………………….. …… 66
59. Ábra Dekódolt Adat ………………………….. ………………………….. ………………………….. ……….. 67
60. Ábra Visszaállított Órajel Mérése ………………………….. ………………………….. …………………. 67
61. Ábra Proje kt Helyének kiválasztása ………………………….. ………………………….. ………………. 69
62. Ábra System Generátor Beállitása ………………………….. ………………………….. ………………… 70
63. Ábra SDK exportálása ………………………….. ………………………….. ………………………….. …….. 71

Figură 1 Schema bloc ………………………….. ………………………….. ………………………….. …………….. 6
Figură 2 Circuitul interfețe de linie și linia de transmisie ………………………….. …………………….. 7
Figură 3 Schema circuitului realizat ………………………….. ………………………….. ……………………… 7
Figură 4 Regenerarea semnalului de ceas pentru decodor ………………………….. ……………………. 8
Figură 5 Codare HDB 3 ………………………….. ………………………….. ………………………….. ………….. 9
Figură 6 Ceasul regenerat ………………………….. ………………………….. ………………………….. ……….. 9
Figură 7 Măsurarea semnalului HDB3 ………………………….. ………………………….. ………………… 10
Figură 8 Semnalul Decodat ………………………….. ………………………….. ………………………….. …… 10

Ábrák forrásai
15. http://moodle.autolab.u ni-
pannon.hu/Mecha_tananyag/autoipari_kommunikacios_rendszerek/images/100002010000029
0000001CF95E645BE.png
16..http://images.slideplayer.hu/8/2078573/slides/slide_9.jpg
17. http://prog.hu/site/t ext/articles/network/net4 -2.jpg
18. http://prog.hu/site/t ext/articles/network/net4 -3.jpg
19..http://prog.hu/site/t ext/articles/network/net4 -4.jpg
20. http://prog.hu/site/t ext/articles/network/net4 -5.gif
21. http:// wiki.ham.hu/images/e/e8/Nrz.jpg
22. http://wiki.ham.hu/images/9 /9b/Rz_kod.jpg
23. http:// wiki.ham.hu/images/2/2d/Nrzi.jpg
24. http:// wiki.ham.hu/images/9/97/Ami.jpg
25. http://wiki.ha m.hu/images/c/c3/Manchester.jpg
26. http://szabilinux.hu/ko nya/konyv/2fejezet/Image108.gif
30. http://ecomputernotes.com/imag es/modulation%20Amplitude .jpg

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
19
1.BEVEZETŐ

Napjainkban, az informatika életünkben mindenhol ott van. A világ rohamosan
digitalizálódik, mindenhol digitális formátumban levő információ vesz körül minket.
Dolgozatom célja az volt, hogy létrehozzak egy rendszert, amely kódol HDB3 k ódolás
segítségével egy bemenő hang jelet, majd egy másik rendszer ezt a kódolt jelet dekódolja,
visszaállítja eredeti formájába. A jelen dolgozat egy olyan rendszer bemutatását tartalmazza,
amely kódol egy bemenő bitfolyamot, majd dekódolja a kódolt adato t. A kódoló és a
dekódoló két egymástól teljesen független rendszer , amely akár több kilométerre is
elhelyezkedhetnek egymástól . A hangsúly e témával kapcsolatban a HDB3 kódolás
megvalósítása volt ezért döntöttem úgy, hogy arra fordítok nagy hangsúlyt .
Manapság is használnak HDB3 kódolást a digitális kommunikáció esetében, az én
rendszerem ezen alapszik. De hol használják a HDB3 kódolást? Mire használják a HDB3
kódolást? Ha ezt így elolvassuk, nem sok minden jut eszünkbe róla. A HDB3 kódolást
használják az 1960 -as évek óta, mint jelzési módszer a 2 megabit/sec digitális rendszerek
között. Központ és központ között, vagy központ és a végfelhasználó telephelye között.
HDB3 kódolással kódolnak Adatot (WDDS) vagy hangot (ISDN) . Mi csak Adatot fogunk
kódolni. D olgozato mban csak ezzel a résszel fogok foglalkozni.
A kódolót és dekódolót egy FPGA lap segítségével valósítottam meg, mely
számítógéphez csatlakózva kapja a bemeneti adatfolyamot. Ahhoz hogy egyszerűbben le
tudjuk ellenőrizni a rendszerek működését, készítettem neki egy ellenőrző felületet is, amely
segítségével összehasonlítom a kódolóba bemenő bitfolyamot és a dekódoló kimenetén
megjelenő bitfolyamot. Ez a rendszer annyiból áll, hogy ha megegyezik a két jel, akkor
felgyúl egy bizonyos színű LED, amennyiben nem egyeznek meg felgyúl egy más színű LED.
A rendszerek VHDL nyelvben íródtak , FPGA fejlesztőlapon Xilinx System Generator
tervezőeszközzel készült, a szimulációkat hardver co -szimulációval végeztem el.
A tervezést a hardver résszel kezdtem. Proteus 8 segítségével több változatot is
megterveztem ameddig eljutottam a dolgozatban tárgyalt felépítéshez. A hardvert saját
magam viteleztem ki a tervek alapján. A szoftver és digitál is hardver fejlesztésére FPGA
rendszert választottam, mert könnyen fejleszthető a szoftver és a hardver közösen. A hardvert
úgy terveztem meg, hogy könnyen illeszthető legyen az FPGA rendszerhez, minden elem
3,3V feszültségszinten dolgozik. A rendszerek ( kódoló , dekódoló ) jeleinek feldolgozására
szolgáló modult System Generátorban valósítottam meg. Miután sikerült mérni a kódolt és a
dekódolt adatot megterveztem a rendszer működéséhez szükséges szabályozókat . Elsőként
létre kellett hoznom egy bemeneti adato t, amelyet kódolni tudok. System generátorban
létrehoztam egy előre megadott minta szerinti bitgenerátort, de ezt csak a tesztek alatt
használtam. Későbbiekben létrehoztam egy modult, amely egy adott skálán számokat generál,
így könnyedén tudom változtatni a bemenő adatot.
Dolgozatomban bemutat om jel generátor, kódoló -dekódoló feldolgozó modulját,
megvalósítását System Generátor környezetben, és a modulokkal végzett hardveres és
szoftveres szimulációkat. Alkalmazhatósága elképzelhető hírközlésben, mint ad atok
titkosítása.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
20 2. SZAKIRODALMI TANULMÁNY

2.1 HDB3 kódoló és Dekódoló Nyomtatott Áramkör Megvalósítása [12]

A [12] Irodalomban tárgyalt Hardveresen megvalósított HDB3 kódoló és dekódoló két
jelkimenetének sávszélessége és szinkronizá lása megegyezik. A HDB3 rendszernek egyetlen
táp ellátása van. Az egész rendszer b ele van foglalva egyetlen IC -be.

1. Ábra Teljes Rendszer

Különböző részekre lehet felos ztani az 1. Ábrán látható rendszert. A két legfont osabb
a Kódoló és Dekódoló. Azokon belül minden áramköri elemet a szerző tervezett és valósított
meg. A rendszer arra volt tervezve, hogy akár 250MHz -en is működőképes legyen .

2. Ábra Kódoló Blokk Diagram

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
21

3. Ábra Dekódoló Blokk Diagram

Az eredeti tervek szerint az áramkőr 500MHz kellett volna, fusson ezért az áramköri elemek
is ez szerint lettek tervezve. Szimulációk alatt megkapták az ideális hosszat Wp 23.55 és Wn
13.05. Ez egy 102ps felfutási és 99ps lefutási időt generált, ami elegendőnek bizonyult, hogy
egy jel átmenjen a kapukon is anélkül, hogy hiba keletkezne. A valós megvalósításnál a
maximális órajel frekvencia, amivel még hiba mentesen működik a rendszer 33MHz, mivel az
IO kimenetek és az IC nagysá ga miatt nagyobb sebesség nem érhető el.
A kódoló több modulból épül fel egy Shift_regiszterből, egy számlálóból (Counter) és
egy Vonalválasztóból (Line Selector). Az utóbbi arra szolgál, hogy a két ge nerált vonalból
kiválassza, hogy melyik vonalon szükséges a speciális bitek hozzáadása.

4. Ábra Kódoló Felépítése

Mint látható a 4. Ábrán a kódoló több modulból épül fel, amelyeknek különböző feladatuk
van, de mind ugyanarra az órajelre működnek. A különböző modulok belső felépítését nem
tárgyalom.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
22

A dekódolóban felhasználta a kódolóhoz megépített modulokat, név szerint a Shift_ regisztert,
amiből a dekódoló esetében kettőre volt szükség egy számlálót (Counter), viszont a
legfontosabb részét a dekódolónak meg kellet tervezni (Decoder Parts) .

5. Ábra Dekódoló modul belső felépítése

A dekódoló képes észlelni az előforduló hibákat ( error s) és visszaállítani a bemeneti
jelet. Több fajta hiba ( error ) fordulhat elő: Az egyik, hogyha egyszerre két logika i 1 fordul
elő, a másik a négy egymás után előforduló 0 sorozat. Az 5 . megfigyelhető áramköri rajz az
csak egy része a teljes dekódolónak, mint már említettem szükség van a kódolóból átvett
modulokra is. A teljes Dekódoló felépítése a 6. Ábrán figyelhető meg. Hogyha a kódolót (4.
Ábra ) és a dekódoló (6. Ábra ) egyetlen IC -be implementáljuk akkor az 1. Ábrán
megfigyelhető a rendszer Teljes Felépítése . Mindegyik modul működése külön van
megvalósítva és tesztel ve. A végső megvalós ítás mikor minden modult egy IC -be (chip)
implementáltak.
A végeredmény egy tökéletesen működő kódoló és dekódoló IC, amely nem igényel
semmilyen programozást sajnos a hátrány, hogy a két rendszer nem független egymástól.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
23

6. Ábra Dekódoló Felépítése

2.2 FPGA Rendszeren Megvalósított Dekódoló [13]

A [13] cikkben tárgyalt HDB3 dekódoló egy FPGA rendszeren alapuló megvalósítás. Ez a
cikk csak a dekódoló megvalósítását tárgyalja. A rendszer a standard HDB3 jelek
dekódolására alkalmas. Mivel FPGA -ra nem vezethető negatív impulzus ezért először egy
úgynevezett “Voltag Level Translator” áramkörön megy át, ami arra hivatott, hogy a HDB3
7. Ábra HDB3 dekódoló Blo kk diagram
jelet felossza két jelre, úgy hogy az FPGA I/O portjaival kompatibilis legyen. ( 8. Ábra )

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
24
8. Ábra Voltage Lever Translator áramköri rajz

A “Voltage Level Translator” áramkör bemenetén található egy leválasztó
transzfo rmátor, amely biztosí tja a galvanikus leválasztást, és védi az áramkört az esetleges
túlfeszültségtől.
Az áramkörben található két komparátor érzékeli a +V és –V impulzusokat , ezáltal
kigenerálja a két bemenetet az FPGA -ra (HDB3 IN1 és IN2).
Pscpice -ban futtatott szimuláció kon megfig yelhető az áramkör működése. ( 9 . Ábra )
9. Ábra Voltage Level Translator áramkör szimulációja

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
25 Az FPGA -ban felépített rendszer két modulból épül fel, a CU Cont rol Unit és a DP Data Path.
( 10. Ábra )

10. Ábra HDB3 dekódoló Control Unit és Data Path

A következő lépés a bemeneti adatok regisztrálása és feldolgozása. Az dekódoló “Control
Unit” egy egyszerű adat utas automata. Az automataindulás után a rst (reset) jelre várakozik.
Amikor 000V és B00V jelek jönnek akkor a C1 alacsony és C2 magas állapotba kerül
ellenkező esetben C1 magas állapotban van. Mindkét esetben a CU adja az adatokat a DP -nek
hogy generálja őket az NRZ kimeneten. (11. Ábra )

11. Ábra Adat Utas Automata

A DP (Data Path) tárolja és dolgozza fel a bejövő adatokat. Az összeadott jeleket egy shift
regiszterbe vezetik be, majd a további feldolgozások megvalósításához innen olvassák ki az
adatokat. A C1 és C2 kimenet figyeli a speciális bitek jelenlétét az adatban az S jel dönti el
hogy null sorozat k ell a kimeneten vagy pedig 1 -es. ( 12. Ábra )

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
26

12 Ábra DP belső szerkezete

Az órajel visszaállítás szükséges hogy vissza lehessen állítani a kezdeti adatot. Hardveres
megvalósítást alkalmazva valósították meg. A bemenetre 150 MHz órajel szükséges a k ódolt
adattal párhuzamosan. ( 13 . Ábra )

13 Órajel visszaállító PLL blokk diagram

Az adat végigmegy a PLL ahogyan az áb ra is mutatja, és a kimeneten megkapjuk a dekódolt
adatot szinkronizálva az órajellel.

3.ELMÉLETI MEGALAPOZÁS
3.1 A digitális jel

Az alap digitális jel kétértékű. A számítógépek esetében a jelhordozó a feszültség és az áram.
A digitális jelnek két szintje van, az 1 és a 0. Az integrált áramkörök esetében (IC) a L (LOW)
illetve H (High) szintek jelzik a 0 és a 1 értékeket. Egy digitál is jel csak két kimenetet tud
szolgáltatni ennek köszönhetően. Ha egyszerre több bitet szolgáltatunk egymás után, akkor
kialakul a kódszó. Egy digitális jel összes kódszava a kód ABC. Kétféle kódszó lehetséges:
az állandó és a változó hosszúságúak. “A szó hosszúság a kódszóban lévő bitek száma”.
Gyakrabban az állandó hosszúságú kód ABC -et használják. Hogyha n biten 2n különféle bit
mintaképezhető, akkor az n bites kódszavak által felépített jel 2n különböző kimeneti értéket
jeleníthet meg. A kódszavak által képviselt értéktartományok állapotát egy táblázat
segítségével tetszőlegesen össze lehet vonni. Hasonlóképpen lehet egy karakterkészletet is
digitalizálni. HA beszédjelet vagy videó jelet szeretnénk digitalizálni, nem lehetséges ilyen
egyszerűen megvalósí tani. A minél jobb jelhűség érdekében, több jelszintet, fokozatot kell,
megkülönböztessünk. Példaként felhozható az asztali számítógép monitorok számábrázolása.
A CGA 16 színárnyalatát 4 biten lehet kódolni, az SCGA 256 színárnyalatához már 8 bitre

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
27
van szü kség. A digitális jelek bitszáma más esetekben sokkal magasabb is lehet. Az IBM
számítógépek kezdetben 16 bites adathosszúságot használtak, ma már 64 bites hosszúságot
használnak [ 1].

3.2 Digitális átvitel

A távközlé s területén, majdnem napjainkig, az analóg átvitel volt az uralkodó. A
jeleket valamelyik fizikai jellemz őjük (pl. feszültségük) id őben folytonos változtatásával
vitték át. A digitális elektronika és a számítógépek gyo rs fejl ődése során, a telefo nközpontok
közötti nagysebességű trönkökön folyamatosan a digitális átvitelre tértek át (azaz folyamatos
jelek hely ett 0-kból és 1 -ekből álló sorozatok haladnak a vonalakon). Tekintve azonban, hogy
a ma m űködő eszközök óriási befekt etések eredményei, ezek korszerű bb, digitális eszközökre
való lecserélése még évtizedeket fog igénybe venni. A digitális átvitel több fonto s
szempontból jobb az analóg átvitelnél. El őször is nagyon kicsi a hibaaránya. Analóg
áramkörök esetén er ősítőket használnak a vonalon fellép ő csillapítások ellensúlyozására, azaz
a jel regenerálására. Mivel a szükségkép pen két irányban elhelyezett er ősítők paraméterei
folyamatosan változnak (öregedés, küls ő hőmérséklet, stb.) ezért ez soha nem lehet tökéletes.
Mivel a hiba halmozódik, ezért a sok er ősítőn átmen ő jelek várhatóan komolyan torzulnak.
Ezzel szemben a digitális jelek tökéletesen helyreállítható k, hiszen két lehetséges értékük van,
az 1 és a 0. A digitális jelek helyreállításakor nem lép fel halmozódó hiba. A digitális átvitel
egy másik nagy el őnye az, hogy egyetlen eszköz hatékonyabb kihasználását megengedve,
különböz ő típusú adatok (hang, zene, normáladat , kép pl. televíziós kép vagy videotelefon
stb.) kevert átvitelét teszi lehet ővé. Ez természetesen a különféle típusú adatok bináris alakra
kódolása segítségével valósul meg. További el őny az, hogy a már meglev ő vonalakon is
nagyobb átviteli seb esség érhet ő el. Ahogyan a digitális számítógépek és integrált áramkörök
ára tovább esik, úgy válik a digitális átvitel és a hozzá kapcsolódó kapcsolástechnika az
analóg átvitelnél egyre olcsóbbá.

.

14. Ábra Különböző modulációs eljárások.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
28

Eleinte szöveg átvitelre használták. Karakterorientált eljárásnak nevezik azt amikor, az átvitel
során átvitt bitcsoport egy szöveg egy karakterét kódolták. Az átvitel sikere sségének
érdekében szükség van úgynevezett vezérlő karakterekre és persze az átvitelre szánt
információra is. A 8 bites csoportok jelölésére az oktet (octet) kifejezést használják a bájt
helyett. Manapság a szöveges információk átvitele mellett egyre nagyo bb szükség van más
típusú információk átvitelére is, amelyek hosszúsága és adatábrázolása eltérő is lehet.
Ennek hatására a bitcsoportok átvitele helyett tetszőleges bit hosszúságú üzenetek átvitele
került előtérbe, ezt nevezzük bitorientált eljárásoknak. Így az átvitel során, ami bitenként
történik, valahogy meg kellett oldani a szinkronizálást, ami azt jelenti, hogy az adó által
elküldött ötödik bitet a vevő is az ötödik bitnek érzékelje. A szinkron átviteli módszer
lényege, hogy a bitek egy meghatározott alapidőtartam alapján helyezkednek el. “Ez azt
jelenti, hogy egy üzenet bitjei szigorú rendben követik egymást, a szinkronizálást egy
speciális bitcsoport érzékelése valósítja meg. Ha megtörtént a szinkronizáció akkor a vevő
már tudni fogja az ezután köve tkező biteket vagy bitcsoportokat értelmezni [1].

3.3 Szinkron átvitel

A vevő szinkronizál az adóval és ezt a szinkronizációt végig fenntartja. A bitek azonos idő
nagyság szerint követik egymást. A szinkronizációt meg lehet valósítani úgyis, hogy az adó a
szinkronjelet külön vezetéken továbbítja a vevő fele, vagy a vevő az egyes bitek
“jelátmenetekor” szinkronizál [ 2].
15. Ábra Szinkron Átvitel

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
29
3.4 Aszinkron átvitel
Az adó és a vevő teljesen függetlenek egymástól. Ha adat átvitelre kerül sor, akkor az adó egy
speciális bitcsoport mintát küld a vevőnek. Többszörös mintavételezés történik a jelből, pl.
progr amozható időpontokban [ 2].
16. Ábra Aszinkron átvitel

Az adó úgy jelzi küldési szándékát a vevőnek, hogy a magas állapotban lévő vonalat
egy bi tnyi időre, alacsony szintre (0) hozza. Ez jelzi az átvitel kezdetét, ezért nevezik START
bitnek. A start bit után következik az adatok átküldése. Több szabvány is létezik amelyek,
különböző adat hosszúságúak. Az adat bitek átküldése után jönnek a paritás bitek,
amennyiben szükség van rájuk. Ezt védelem gyanánt használják, ami lehet páros vagy
páratlan. Páros paritás bit használatakor olyan logikai szintet vesz fel, hogy az átvitelben lévő
1-es szintű bitek páros számban szerepelnek. Páratlan paritás bit ha sználatakor minden 1 -es
logikai szintű bit páratlan számban lesz jelen. Ennek a módszernek köszönhetően felismerhető
az 1 bites hiba, sajnos ez nem teszi lehetővé a hiba javítását, sem a hiba pontos helyének
meghatározását. Ha hiba keletkezik a küldés során, akkor a vevőnek kérnie kell az adótól az
utolsó csomag újraküldését. A paritás bitek átvitele után le kell zárni a csomagot és az átvitelt,
amelyet STOP bit segítségével lehet megvalósítani, amely logikai 1 szintű. Ennek a bitnek az
adathossza lehet egy , másfél, vagy 2 bit, ez biztosítja a vevőnek, hogy fel tudjon készülni a
következő csomag küldésére. Az aszinkron soros átvitelnél a START és a STOP bitek jelzik
az adat kezdetét és végét, ezért nincs követelmény arra, hogy mikor kerülhet sor az átvitelre .
A mikroszámítógépek terén számos speciális áramkört alakítottak ki amelyekkel meg
könnyítették az aszinkron soros átvitelt. “A gyakorlatban, a PC -s technikában az RS -232C
(CCITT V.24), az ipari környezetben pedig az RS -485 interfészt használják” [5].

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
30
3.4.1 RS-232C (CCITT V.24) interfész [6]
A szabvány kétféle berendezést különböztet meg: ”
 Adatvég berendezés (Data Terminal Equipment, DTE), ami tulajdonképpen a
számítógépet vagy a terminált jelenti.
 Adatáramköri -végberendezés (Data Circuit -Terminating Equipment), ami a
kapcsolatot megvalósító modem jelölése „.
Az eszközök kapcsolatát a 17. ábrán tekinthetjük meg .

17. Ábra A DTE és a DCE egységek

“Maga a szabvány tulajdonképpen a DCE és a DTE közötti soros, digitális interfész leírását
határozza meg. A kapcsolatot 25 pólusú csatlakozó valósítja meg. ”

18. Ábra Jelszintek az RS -232C interfészben

A szabvány jellemzői furcsának tűnhetnek, mivel a logikai 1 -es szintet -3V és -25V
közötti feszültség értékkel jellemzi, a logikai 0 -s szintet p edig +3V és +25V közötti feszültség
értékkel. Ez azt jelenti, hogy a megvalósítása negatív logika segítségével történik. A -3V és a

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
31 +3V közötti feszültség tartomány tiltott. MARK -nak nevezi a szabvány a logika 1 -et, és
SPACE -nek a logikai 0 -át. Az 18. ábrá n jól látható a felosztási tartományok.
A maximális áthidalható hossz a kábel segítségével 15 méter, amelyen keresztül a
maximális átviteli sebesség 20k bit/s lehet. Legtöbb esetben nincs szükség az elektromos jelek
közül mindegyikre, a leggyakrab ban haszná ltakat vázolja fel a 19. ábra , ahol egy DTE és
DCE kapcsolatát láthatjuk.

19. Ábra DCE és DTE kapcsolata a jelek megnevezésével

Nézzük meg, hogy mit is jelentenek, és mire szolgálnak az egyes jelek:
 Adatterminál kész (Data Terminal Ready, DTR) Ha bekapcsolják a számitógépet a
jelet magas szintre állitja .
 Az Adat kész (Data Ready, DSR) ugyancsak magas szintre állítódik a jel, csak most
akkor, ha a modem bekapcsolódik.
 A Vivőérzékelés (Carrier Detect) ha a modem a vonalon vivőjelet érzékelt,
 akkor lesz aktív ez a jel.
 Az Adáskérés (Request to Send, RTS) ha a terminál szeretne adatot küldeni, akkor ez
a jel jelzi .
 Adásra kész (Clea r to Send, CTS) ha aktív állapota kerül, az jelzi , hogy a modem
felkészült az adatok fogadására.
 Az Adás (Transmit, TxD) vonalon történik meg az adatok vétele.
 A Vétel (Recieve, RxD) vonalon folyik az adatok küldése.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
32 Az RS -232C interfész tökéletesen megf elel arra is, hogy ideiglenesen összekössünk két
számítógépet. Ezt úgy lehet megvalósítani, hogy az egyik számítógép adási vonalát
összekössük a másik gép vételi vonalával. Ezt az összekötési módszert nevezzük null -modem
megoldásnak. Az összekötött gépek k özötti kommunikáció program segítségével valósítható
meg. Az összekapcsolás módját a 20. ábra vázolja.
20. Ábra Null-modem kábelezés

A projekten belül megvalósított rendszer kisebb módosítások elvégzése után felhasználható az
előző részekben tárgyalt átviteli módszerek kipróbálására. Jelenlegi beállításokban Szinkron
kommunikáció zajlik az adó és a vevő között.
3.4.2 Áraminterfész [6]

Az RS -232C protokoll csak kis távolságok esetén használható, valamint csak kis
sebességű adatkapcsolat megvalósítására, hogy ha zavart a környezetben található. Ezekben
az esetekben az a tényező is fennáll, hogy feszültség indukálódik a kábelen, ezért védeni kell
a számítógé p egységeit. Az egyik védelmi módszer az optika i úton történő leválasztás.
Áramhurkot használnak nagyobb távolságok áthidalására. Ebben a kialakításban az adót és a
vevőt összekötik egy -egy vezetékhurokkal mindkét irányban. Átvitel során az adó logikai 1 -es
szintű információ küldésekor 20mA -os áramot hoz létre a hurokban, amelyet a vevő érzékel.
Ebből azt lehet leszűrni, hogy az információt az áram jelenléte, illetve hiánya hordozza. A
vezeték sodort érpár, a jó zavarérzékenység miatt.
A maximális áthidalha tó távolság ebben az esetben elérheti akár az 1km távolságot is,
viszont az adatátviteli sebesség korlátozódik 9600 bit/s alatti értékre.
Az RS -449-es “szabványgyűjteményben” szabványosították az áraminterfészt.
Különböző módszerek alakultak ki az átvite l megvalósítására, am elyeket most nem
részletezek. Az egyik leggyakrabban használt megvalósítás az RS -485. Ez szimmetrikus, ami
azt jelenti, hogy egyszerre több adó és vevő lehet a vonalon. Ezek között egy vezetékpár
segítségével van kialakítva a kapcsolat , amely fél -duplex. A duplex kapcsolat kialakításához
4 vezetékre van szükség.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
33 3.5 A digitális jelek kódolása
3.5.2 Bitcsoportok kódolása
A kódolási eljárások meghatározásánál több szempont szerint kellett a feladatot elvégezni:
1. A vonali szimbólumsoroza t (jel) egyértelműen dekódolható legyen
2. A vonali szimbólumsorozatból az id őzítő információ kinyerhet ő legyen
3. A vonali szimbólumsorozatnak ne legyen egyenáramú komponense.
4. A vonali átvitelforrás szimbólumsorozat (bitsorozat) független (transzparens) legyen.
5. A vonali jel spektrumában a kisfrekvenciás összetev ők kis amplitúdójúak legyenek.
6. A vonali jel rendelkezzen elegend ő redundanciával az átvitel során fellép ő hibák
Felderítéséhez .
3.5.3 Vonali kódolás osztályok

1. Bináris kódok
 Szint kódok (NRZ)
 Átmenet kód ok (RZ)
2. Pszeudoternáriskódok
 A bináris jelb ől származtatott háromszintű jelsorozat
(AMI)
3. Nullsorozathelyettesítéses kódok (HDB3)
 A kódolás során minden el őre meghatározott hosszúságú
Nulla sorozatot egy azonos hosszúságú kódszóval
Helyettesítünk , amelyb en zérustól eltér ő elem is van.
4. Blokk kódok (4B3T)
 A kódolás során az átvinni kívánt forrás bináris
impulzussorozatot N elemb ől álló blokkokra bontjuk, és
minden blokknak egy n elemb ől álló bináris vagy
többszintű vonali jel blokkot feleltetünk meg.
7.5.4 Kódolási Módszerek

Digitális átvitel során szükséges ábrázolni a logikai biteket, erre a legegyszerűbb megoldás,
hogy két szintnek két feszültségértéket feleltetünk meg. Ettől vannak eltérő kódolási
eljárások, a továbbiakban a leggyakoribb módszereket szemlé ltetem [ 7].
Lényege
A kódolási eljárások meghatározásánál több szempont szerint kellett a feladatot elvégezni:
 A kisebb kódolási sávszélesség esetében több csatornára lehet felosztani egy vonalat.
A sávszélesség a jel váltások számának a függvénye.
 Minél kevesebb a jelváltások száma, annál nehezebb szinkronizálni az adót és a vevőt.
 Fontos hogy a jelek minél kisebb egyenfeszültségű komponenssel rendelkezzenek,
mivel az egyenfeszültségű jelek jobban gyengülnek, ezáltal csökken az átviteli
távolság. [7].

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
34
NRZ

Ennél a kódolásnál Nullára nem visszatérő (Non Return to Zero, NRZ) a vonalon mindig
ugyanaz a feszültség van, amit az adott bit meghatároz. Ez a kódolás egyszerűen
megvalósítható, olyan csomagoknál ideális, a melyek sok váltást tartalmaznak, viszont ha sok
egyforma bit van egymás után, akkor a vonal állapota is azonos szinten marad, ami
megnehezíti a szinkronizációt [ 7].

21. Ábra NRZ kódolás
RZ
Nullára visszatér ő (Return to Zero, RZ) kódolásban annyi különbség van az el őzőhöz
képest, hogy a 0 szintet 0V, az 1 szintet viszont a bitid ő felében +V, a második felében pedig
0V jelenti. Ez a 22. ábrán nagyon jól nyomon k övethet ő [7].

22. Ábra RZ kódolás

NRZI

Nullára nem visszatérő megszakadásos ( Non Return to Zero Invertive ) kódólásnál a 0
bitnek 0 feszültsé g felel meg. “Ha logikai 1 értékű a bit, akkor 0 szint lesz, ha az előző 1 -es
+V szint volt és +V szintű lesz, ha az előző 0 szintű volt. A logikai 0 utáni első 1 -es értéke
mindig +V lesz „[7].

23. Ábra Az NRZI kódolás

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
35 AMI
Mivel a Váltakozó MARK invertálás (Alternate Mark Inversion) röviden AMI,
szimmetrikus feszültséget használ, de a működése majdnem megegyezik az NRZI
kódoláséval.
Minden 1 -es bit az előző 1 logikai szint ellentétje [ 7].
24. Ábra AMI kódolás
Manchester
Az Ethernet hálózatok területén nagy népszerűségnek örvend a Manches ter kódolás
(Phase Encode, PE), nagyon gyakran használják. Ebben az esetben a jelváltások iránya
határozza meg a biteket. A lefutó él a logikai 0, a felfutó pedig a logikai 1 szintnek felel meg.
Ha egymás után több azonos bit következik, akkor a jel a bit idő felénél felveszi az előző
állapot értékét. “A módszer alkalmas akár mágneses jelrögzítésre is „[7].
25. Ábra A Manchester kódolás működése
3.6 HDB3 kódolás
A nagy sűrűségű bipoláris 3 (High Density Bipolar Order 3, HDB3 ) pozitív és negatív
impulz usokat használ ahhoz, hogy kielégítse a G.703 E1 hálózatok igényeit. Ezzel a
módszerrel az adat és a taktus mindössze két vezetéken, csavart érpáron h aladnak.
A Nagy sűrűségű bipoláris 3 kódolás az, AMI módszerrel azonosan működik, de itt már beépítették a
hosszú logikai 0 sorozatok kezelését is. A HDB3 nem engedi meg a négynél több 0 -s bit elküldését, így
könnyítve meg a vevő oldalon a szinkronizálást. Abban az esetben, ha a 4 egymást követ ő 0 szintű bit van
az adatban , az utolsó 0 bitet kicserélik olyan logikai szintűre , mint ami az el őző 1-eshez volt rendelve. A
vevő képes ezt a plusz információt észlelni és automatikusan eltávolítani. Az egyenfeszült ségű komponens
kiszűrése érdekében a következő Nullás csoportban az első nullát kicseréljük az előző bittel ellentétes
szintűre. [3]. A módszer jól nyom on követhet ő a 26. ábrán .
26. Ábra A HDB3 kódolás

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
36

Bitsorozat 1 1 0 0 0 0 1 1
Kódolás Ami szerint + – 0 0 0 0 + –
Kódolás HDB3
szerint + – 0 0 0 – + –
1. Táblázat Hdb3 kódolás összehasonlítása az AMI kódolással

Sebesség definíciók a digitális jelátvitelben :
• „bitsebesség: az id őegység alatt továbbított információ mennyisége [bit/s]
•Jelzési sebesség: az id őegység alatt továbbított vonali szimbólumok száma [Baud ]” [8].

A HDB kódolási családban a számok a maximum egymás után következő nullák at jelenti.
Vagyis HDB3 esetében, a maximális nulla, ami egymás után előfordulhat az három. A
negyediket már kezelni kell.

000V kódok :
Szabálysért ő egyesek kellenek a nulla futamokba.
Alkalmazása:
1. ezzel kell kezdeni, ezt kell el őször beiktatni
2. ha páros számú egyes volt a két helyettesítend ő nulla futam között . [8].

B00V kódok:
A pozitív vagy negatív impulzusok elszaporodása ellen, egyensúlyt tart a + és – impulzusok
között.
A képzésnél a saját jogú egyesek is változnak és a 0 pótlóak is.
B: szabályos , V: szabályt sért ő [8].

27. Ábra Kódolás szemléltetése

A PCM átvitelnél a vevő a szabálysértés hatására tudni fogja, hogy melyik jel nem
valódi. A Valótlan elemeket nullára állítja vissza, de úgy is meg lehet oldani, ha sok nulla
esetén minden második nullát invertálnak, negatív feszültségi szintre fordítják. A célja az
adott sávszélességen a lehető leggyorsabb adatátviteli sebesség elérése. A jelben előforduló
legmagasabb frekvencia könnyedén elfér a sávban, ha nagy a sávszélesség. B csökkenése
esetében, a jel időben szétterül, befolyásolja a további mintákat, ezáltal rontja a detekció
esélyeit.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
37
3.6.1 Mi a probléma a HDB3 kódolással?

Semmi gond nincs a HDB3 kódolással, még mindig tökéletesen megfelel a célnak.
A HDB3 rendszereket lehet implementálni párhuzamosan az ADSL rendszer ekkel ugyanazon
a kábelen. Az előírás szerint szét kell v álasztani a HDB3 -at az ADSL -től, ahhoz hogy ne
zavarjá k egymást

Az STD szükségelteti a HDB3 eltávolítását, vagy cseréjét , a legrövidebb időn belül.
Csökkenteni kell a teljesítményét , felhasználását az ADSL -nek, amíg már nem használják.
Indítottak egy folyamatot, hogy eltávolítsák a HDB3 -at, ehhez a folyamat hoz szükség van , a
vég felhasználok idejére , hogy át álljanak a hel yetesitő rendszerekre [ 9].

28. Ábra Kábel felosztása [9]

3.6.2 Mire használják a HDB3 kódolást?
A HDB3 kódolást használják az 1960 -as évek óta, mint jelzési módszer a 2
megabit/sec digitális rendszerek között. Központ és központ között, vagy központ és a
végfelhasználó telephelye között.
Ezek a rendszerek támogassák:
 Voice – ISDN
 Data – WDDS
 Interconnect – MEGALINK
MPF
carrying
ADSLMPF
carrying
HDB3ADSL and HDB3
not permitted in
same binder
group

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
38
29. Ábra Kommunikációs rendszer felépítése [9]

3.7 Karakterek kódolása

Az ASCII kódtáblázatot a karakterek ábrázolására hozták létre. Ebben a kódtáblázatban az
angol ábécé minden betűjéhez hozzárendeltek egy bináris kódsorozatot. A kis és nagybetűket
külön megkülönböztetik. Az ASCII kódtáblában minden betűnek 7 megfeleltetnek egy 7 bites
bináris sorozatot. A Nyolcadik bit nem volt szükséges mivel az angol kara kterek ábrázolhatók
7 biten is . Mivel az angol ábécében nem található 128 karakter ezért lehetőség nyílik
kiegészítő karakterek ábrázolására is. Két karaktercsoportot különböztetünk meg:
 A grafikus karakterek olyan karakterek tartoznak ebbe a csoportba a melyet a
képernyőn meg lehet jeleníteni.
 A vezérlőkarakterek csoportja is meglehetősen népes, hasonlóan a grafikus
karakterekéhez. Ebben a csoportban lévő karakterek a számítógépek számára
hordoznak fontos információkat .
 Három alkategóriáját különböztet hetjük meg:
 Információcsere vezérlőkarakterek az „információ átvitelében vesznek részt ”.
 Formátumbefolyásolók a képernyőn megjelenő karakterek formáit lehet
megváltoztatni.
 Információ elkülönítők elkülönítik az információkat, logikai értelemben .
AZ eredeti ASCII táblában nem volt lehetőség arra, hogy ábrázolni lehessen más
nyelvekben előforduló speciális karakterek. Ennek a megvalósítására bevezették a 8. bitet is,
ezzel teremtve még 128 további karaktert, amivel már ábrázolni lehetett minden nyelvben
szereplő speciális karaktereket. A kompatibilitás megmaradt mivel az első 128 bit nem
Telecom Exchange
Carrier
ExchangeDistribution CabinetVoice
Customer
Data
CustomerBuried
RegeneratorsInterconnect
TrafficISDN
Voice
WDDS
Data

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
39 változott, így használható a régi ASCII -vel. Hátránya, egy szövegben nem l ehet több
különböző nyelvi rész.

Egy új karakterkódolási rendszert fejlesztett ki a XEROX cég 198 7-ben, aminek
köszönhetően egy karaktert már 16 biten ábrázoltak. Ez 65536 különböző variációt jelent. A
kifejlesztett kódolás az Unicode nevet kapta. Ez a módszer lehetővé teszi a világ összes
nyelvében előforduló karakterek ábrázolását. Ennek köszönhetőe n az előzőekben tárgyalt
korlát megszűnik. A legnagyobb probléma ezzel a módszerrel, hogy nem támogatták
megfelelően. Teljesen más szemléletet kívánt a programozóktól, viszont az elsők között volt a
Microsoft Office 97 programja volt az első, amelyik támog atta ezt a módszert. Manapság már
egyre jobban elterjed ez a kódolási módszert [10].
3.8 Kódolás vs. Modulálás

Vonali kódolás : Az alapsávi digitális jelátvitelben a vonali kódolás az a művelet, mely során
az átvinni kívánt információhoz társítanunk kell olyan jelsorozatot, “vonali
szimbólumsorozatot”, mely az átviteli csatornán a lehető legkisebb torzítással halad át.
Moduláció: A moduláció alatt különféle eljárások csoportját értjük, melyek biztosítják, hogy
egy s zinuszos jel, amelyet vivőnek neveznek, képes legyen információ szállítására. A
szinuszos vivőnek ismert három f ő paramétere. Az amplitúdó, fázis és a frekvencia.
30. Ábra Amplitúdó moduláció

A moduláció a szinuszos vivőnek ezt a három paraméterét módosíthatja annak érdekében,
hogy információt hordozhasson.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
40
3.9 Vezetékes hálózatok

Az új digitális rendszerek els ődleges célja az, hogy integrálja a hang -és nem hang jelű
átviteli szolgáltatásokat.

Elnevezésük:
ISDN (Integrated Services Digital Network —integrált szolgáltatású digitális hálózat).
Ez egy kísérlet az analóg telefonok digitális leváltására. Standard csatornatípusokat használ:
A: 4kHz analóg telefoncsatorna
B: 64 kbp s digitális hang vagy adatcsatorna
C: 8/16 kbps digitális csatorna
D: 16/64 kbps digitális csatorna
Három standard kombinációt használ:
Basic :2B + 1D (16) .
Primary :23B + 1D (64) (USA)
30B + 1D (64) (EU).
Hibrid :1A + 1C (kevésbé elterjedt)
Az N -ISDN nem más, mi nt a 64 kbps -os csatornára fókuszáló megoldás. Ma már
nagyobb sávszélesség igények tapasztalhatók. Az igények a hálózati szolgáltatásokkal
szemben egyre n őnek.

Elvárások:
 adat továbbítás
 hangátvitel
 képátvitel
 multimédia dokumentumok átvitele
 számítógépp el segített oktatás (Computer Aided Learning, CAL)
 számítógéppel segített kooperatív munka

A követelmények meghaladják az adathálózatokkal szemben felalított elvárásokat. A
fentebb említett szolgáltatásokat nyújtó számítógépek a „többszolgáltatású munkaál lomások”.
Ezeket a számítógépeket összekötő hálózatokat szélessávú , többszolgáltatású hálózatoknak B –
ISDN -nek nevezzük. Az audió és videó átviteléhez, olyan új technológiára volt szükség
amelyben biztonsággal átvihetők. Az egyik ilyen az ATM (Asynchronous Transfer Mode)
cellakapcsolt hálózat. Működési elve nagyban megegyezik a telefonhálózatokéval . Hálószerű
topológiát követve, a kommunikáló állomások között kapcsolók biztosítják az átvitelt. A
kommunikáció megkezdése előtt az állomások ki kell, építsék a k apcsolatot egymás között, a
kapcsolók segítségével. Ezeket a kapcsolatokat Virtuális összeköttetésnek (Virtual Circuit,,
VC) nevezzük. A szolgáltatásnak megfelelően le lesz foglalva a megfelelő kapacitás a
hálózatban, azért hogy zökkenőmentes legyen az át vitel. Különböző szolgáltatások vannak,
például van olyan, mely rögzített bitsebességet igényel mások pedig változó bitsebességgel
dolgoznak, de van olyan is, ami nem igényel semmiféle megkötést. A másik említésre méltó
hálózat az ADSL. Az ADSL esetében célszerű a rendelkezésre álló sávszélességet
aszimmetrikusan felosztani mivel ahhoz, hogy a felhasználók könnyebben tudjanak letölteni
nagyobb sávszélesség szükséges, mint az adat feltöltéshez, mivel feltöltés sokkal ritkább. A
vezetékes hálózatokat már nagy on rég ismerjük és használjuk, viszont manapság a köztudatba

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
41 bekerült “vezeték nélküliség” kecsegtető lehetőségei egyre ismertebbé teszik ezzel növelve
alkalmazásukat [ 1].
4. RÉSZLETES TERVEZÉS és GYAKORLATI
MEGV ALÓSÍT ÁS

4.1 Hardvertervezés

A hardvert Proteus 8 áramkörtervező program segítségével valósítottam meg. Mint
már a bevezető fejezetben is említettem sok változatot terveztem mire sikerült elérnem a
megfelelő megoldást.
Első verzióban mikróvezérlőt használt am, amelyben megvalósítottam volna a kódoló és a
dekódoló működését , és generáltam volna egy bizonyos bitfolyamot. A mikróvezérlőt két
részre osztottam volna fel, mivel a rendszereim teljesen függetlenek kell, legyenek
egymástól. A kódoló rész tartalmazta volna a jelgenerátort, amelyet kivezettem volna
egyik portjára a mikróvezérlőnek. A kódolt adat két kimenetén jelent volna meg a
mikróvezérlőnek HDB3+ és HDB3 – elnevezéssel. Erre azért lett volna szükség mivel a
mikróvezérlő nem képes neg atív impulzusok ge nerálására. A 26. ábrán látható a kódolás.
31. Ábra Áramköri rajz (részlet)

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
42 A 31 . Ábrán látható egy részlet az áramköri rajzról. PIC18F4620 használtam volna, de hamar
elvetettem a teljes ötletet mivel rájöttem, hogy ha FPGA lapot használok, egy sokkal jobb
megvalósítást tudok bemutatni.

Az FPGA lap segítségével nagyban leegyszerűsödik a hardver felépítése. Amit a
hardver felépítésénél figyelembe kellett vegyek azok az áramköri elemek védelme, magas
feszültség, rövidzár védelem. Magas feszültség védelem szükséges mivel valós körülmények
között a két rendszerem nem egy környezetben található.

Viszont ha a két rendszer között, feltételezzük, hogy belecsap a villám, az magas
feszültséget kelt a rendszerben és kisüti az áramköri elemeket. Ennek a védelemnek a
megvalósítására kezdetben leválasztó transzformátorokat használtam volna .
32. Ábra Leválasztó Transzformátorok

A két rendszer közti kommunikáció csavart érpáron történik. Amint az 32 . ábrán is látszik a
vonal mindkét végén található egy transzformátor. Ezek a transzformátorok 120 Ohmos
impedanciával rendelkeznek és 1:1 tekercselésűek. A későbbiekben viszont elvetettem ezt az
ötletet és helyette átté rtem optócsatolókra a gyorsabb megvalósítás érdekében.

Az FPGA fejlesztőlap esetében is a kimeneten nem jelenhet meg negatív impulzus
ezért a HDB3 jelet 2 részre oszttattam HDB3+ és HDB3 -. Az FPGA 2 porjtán jelenik, meg
amelyeket rávezetek a hardverem b emenetére. A HDB3 kódolásban három digitális állapot
lehetséges. Amikor mindkét jelem 0 -0 állapotban van, amikor 1 -0 állapotban, és amikor 0 -1
állapotban. Egyszerre nem lehet mindkét jelem 1 -1 állapotban, a 40 . ábra nagyon jól
szemlélteti.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
43

A Hardverem legfőbb feladata hogy ezt a háro m digitális állapotot betartsa, és a lehető
legpontosabban átengedje a bemenő HDB3 jeleket. Lényegében ez a hardver, amit terveztem
az átvitel vonali áramkör, amelynek feladata már említve volt.

6N137 -es optócsatolót ha sználtam, amely segítségével meg tudtam oldani a leválasztást a
vonal két végén. Az 33. ábrán látható 6N137 belső szerkezete.

33. Ábra 6N137 felépítése

A 6N137 -es egy csatornás 10MBd optócsatoló, amely nagy teljesítményű beme nete LED
kapcsolt, amely egy integrált fotódióda érzékelő. Az érzékelő rendelkezik egy Open Drain
NMOS -tranzisztor kimenettel, amely kisebb veszteséggel üzemel, mint egy Open collectoros
Schottky tranzisztor kimenet.

A fotódiódára egy ellenálláson keres ztül kapcsolt pozitív feszültség a diódát kinyitja,
az átfolyó áram hatására fényt bocsájt ki. A fény hatására kinyitja a tranzisztort, amelynek
felső pontja feszültsége közel 0 lesz.

A Hardver szimulációjához két impulzus generátort használtam, amelyeken
beállítottam a paramétereket, ugyanazokat a paramétereket, amik az FPGA – lap kimeneti
portjain megjelen nek.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
44

34. Ábra Hardver áramköri rajza

Az optócsatoló kimenetén szükség volt egy felhúzó ellenállásra, a szimuláci ók alatt 1k értékű
ellenállásokat használtam, de ezek sajnos nem bizonyultak megfelelőnek, mivel túl lassú volt
a felfutó él. A 35. ábrán látható az oszcilloszkóppal megvalósított mérés.
35. Ábra Optócsatoló kimenetén mért jel

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
45 Ahho z hogy javítsak az időn csökkentettem az ellenállások értékét. A következő mérésben
470 Ohmos ellenállásokat használtam. A 36. ábrán látható a kisebb ellenállás értékkel mért
jel.

36. Ábra Optócsatoló kimenetén mért jel javítva

Ezen az ábr án szemmel látható a változás a 35. Ábrá hoz képest, mivel az ellenállás értékét
egyből felére csökkentettem. Végeztem még egy módosítást, melyben még csökkentettem az
ellenállások értékét, ezúttal 330 Ohmosra.

37. Ábra Optócsatoló kimenetén mért utolsó jel

A 37 . Ábrán látható az utolsó mérés melyben már kevesebb a változás az előzőhöz képest, de
még így is szemmel látható a változás. Megfigyelhető hogy még így is lassú egy picit a jel, de
már megfelelő. Sajnos nem tudta m kisebb ellenállásokat rakni mivel a felvett áramerősség
elérte volna a 20mA, ami sok lett volna az FPGA lap számára. Jelenlegi kapcsolásban 15mA
vesz fel a hardver.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
46

A 74HC14 rendelkezik hat darab fordító Schmitt -trigger kimenettel. Képesek a lassan -változó
bemeneti jeleket átalakítani éles jitter -mentes kimeneti jelekké.
38.Ábra 74HC14 belső szerkezet

A 37. Ábrán látható jel rá van vezetve a 74HC14 -es tagadó kapu egyes lábára, majd a
kimeneten megfigyelhető a „szép” jitter me ntes visszaállított jel. A 39 . ábrán jól
megfigyelhető .

39. Ábra 74HC14 -es kimenete

Az áramkör végig tartsa a HDB3 jel három digitális állapotát. Az áramkört három részre lehet
osztani. Minden résznek külön tápforrása van , de én ez esetben összekötöttem őket a
könnyebb bemutatás érdekében . Az első rész kódolóhoz tartozik, amiben található két
74HC14 inverter és két optóc satoló.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
47 Mivel a HDB3 jelem 2,048 MHz es frekvencia sávban található ezért olyan áramköri
elemeket kell, használ jak, amelyek támogatják ezt a frekvenciát .

A második rész a vonal , a csavart érpár, ami a két modul között valósítja meg a
kommunikációt. Az utolsó rész a Dekódolóhoz tartozik, viszont a bemenetét a vonalból kapja,
ellentétes fázisban van megvezérelve a két optócsatoló .

Állapot Érték (V) Bemenet Kimenet Érték(V)
I. 0-0 V1-V2 Out1 -Out2 0-0
II. 0-5 V1-V2 Out1 -Out2 0-5
III. 5-0 V1-V2 Out1 -Out2 5-0
40. Ábra Állapot ábrázoló táblázat

A 40. Ábrán jól látható milyen értékeket ve sszen fel a két Kimenet (Out1 -Out2) a különböző
Bemeneti értékekre (V1 -V2).

41. Ábra Szimuláció I. Állapotban

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
48

A 41. ábrán látható a szimuláció eredménye a V1 0 és V2 0 bemeneti értékekkel.

42. Ábra Szimuláció II. Állapotban

A 42. Ábrán látható, hogy az Out1 és Out2 értéke változott, hogyha a szimuláció paramétereit
a II. Állapot szerint állítjuk be.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
49
A 43. Ábrán megfigyelhető, hogy az Out1 és Out2 ellenté tje a 42 . ábrán megfigyelhető
kimenetne k. A Szimuláció eredményeiből megfigyelhető hogy az áramkör megfelelően
működik .

A hardver kimenetei az Out1 és Out2 csatlakoznak az FPGA fejlesztőlaphoz ahol meg
van valósítva a dekódoló. Az FPGA I/O kivezetései 3,3V logikai szinten vannak , ezért a
maximális feszültség 3,3V lehet, ennél többet nem visel el.

4.2 Szoftvertervezés

A szoftvert Xilinx ISE Design Suite környezetben fejlesztettem, VHDL nyelvben
íródott. A System Generátor – ba integrált rendszer tesztelése, és a fajtatesztelés egy
hardveres koszimuláció. Ez azt jelenti, hogy Matlab környezetet használva a rendszerünk köré
építjük a bemeneteket, illetve a kimenetekhez a mérő eszközöket és Matlab –ban futtatjuk az
egészet. A VHDL rész az FPGA lapon fog futni. Persze itt is van, amelyik pint az FPGA
lapnál ki kell vezetni külső eszközökre, ezek az úgy nevezett “non memory mapped pin” –ek.
Viszont az előnye e módszernek, hogy egyszerű Simulinkes eszközöket köthetünk rá a
bemenetekre, illetve a kimenetekre és így tesztelhetjük programból a rendszer működésének
helyességét. Például nem kell külső oszcilloszkópot rákötnünk az FPGA lapra, vagy nem kell
külső jelgenerátorokat bekötnünk, mivel ezek megtalálhatóak Simulink környezet alatt.

43. Ábra Szimuláció III. Állapot ban

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
50 4.2.1 System Generátoros megvalósítás

A kódoló és a dekódoló k ét külön rendszer, ezért így is kell kezelni őket, mivel vhdl
nyelvben íródtak. System generátorba való implementáláshoz két “ Black Box” –ot kellett
használjak, amely tartalmazza a forráskódot és megjeleníti a bemeneti pin -eket és a kimeneti
pin-eket. ( 45. Ábra és 44. Ábra .)
44. Ábra Kódoló implementálva
Black Boxként
45. Ábra Dekódoló
implementálva Black Boxként

A Black Boxokat el kell látni a megfelelő forráskóddal ahhoz, hogy működőképes legyen. Ez
az inf ormáció egy MATLAB function keresztül történik , amit a program automatikusan
generál. A Black Boxon keresztül nem férünk hozzá a forráskódhoz, csupán használni tudjuk
azt. Ez a digitális hardverem legfontosabb része. Későbbi fejezetekben tárgyalni fogom a
forráskódot is.

Ahhoz hogy működjön a szimuláció szükséges egy Reset és egy Enable bit a kódoló
bemenetére. A reset bemenetem logikai „0” szinten működik, vagyis ha a reset 1 -es szinten
van, akkor a rendszer nem működőképes. Az Enable bit a mi esetünkbe n OutputGate_en
elnevezést kapta, mert ahhoz hogy a kimeneteim aktívak legyenek szükséges, hogy az enable
bemenet logikai ”1”- es szinten legyen. A két bemenet egymáshoz viszonyítva teljesen
ellentétesen működnek, ezért kellett találjak egy megoldást, ami ezt segít megvalósítani.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
51 46. Ábra Reset és EN bemenetek megvalósítása

A 46 . ábrán megfigyelhető hogyan valósítottam meg. Egy kapcsoló két bemenetére
rávezettem egy logikai 1 és 0 –ás értéket, amely között változtathatom. A rajz on látható egy
inverter, amely arra hivatott, hogy megfordítsa az OutputGate_en bementére került értéket,
így teljesen ellentétes szintben lesz, mint a Reset.

4.2.1.1 Bitsorozat Generálás

47. Ábra Bit sorozat generátor áramköri rajza

Ahhoz hogy működjön a kódoló szimulálása szükséges egy adatfolyam, amit kódolni lehet.
Ezért létre kellett hoznom egy áramkört, ami megvalósítja ezt. A végeredmény az lett, hogy
egy 16 bites számot generálok, aminek értéke egy s kálán belül beállíth ató. ( 47 . Ábra )

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
52
A generálandó adat bit hosszát egy bemeneti konstans értékkel tudjuk megadni, ez az
érték össze van hasonlítva a számláló értékével, és amikor a számláló értéke megegyezik a
bemeneti értékkel akkor Reset állapotba hozzuk a számlálót.

Ezzel a keletkezett értékkel hajtsuk meg a mux -ot amely nek kimeneti értékeit tároljuk
egy regiszterbe majd eltoljuk őket jobbra. A mux egyik bemenetét az IN2 kimenetéből kapjuk
a másik a shift regiszterből kiolvasott érték. A regiszterből kiolvasott érték et össze “éseljük ”
egy konstans értékkel , and kapu segítségével azért, hogy megkapjuk az utolsó bitet . Ezáltal
generálunk egy periódikusan ismétlődő jelet, amelyet tudunk változtatni.

Az IN2 bemeneti kapu bemenetén találhatunk egy változtatható modult, am i
segítségével meg tudjuk adni, hogy milyen bemeneti számot, generáljon.
A skála 0 -tól 15000 -ig tart. Ezen tartományon bel ül bármilye n számot megadhatunk, a 48.
ábra nagyon jól szemlélteti. A keletkez ett jel egy 16 bites periódikusan ismétlődő szám lesz,
amelyet kivezetünk a kódoló bemenetére.

48. Ábra Bemeneti értéket beállító csúszka

4.2.1.2 Órajel Generálás

A kódoló számára szükséges egy külső órajel, mivel nem használhatom az FPGA belő
órajelét. Azért hogy ne legyen szü kséges egy külső jelgenerátor ezért létrehoztam egy
generáló modult, amely egy megadott érték szerint generál egy periódikusan változó jelet.
Későbbiekben erre az órajelre vezérlem meg a Bit generátor modulom és a kódolót.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
53

49. Ábra Órajel Generátor

Az In bemeneten beállíthatok egy konstans értéket, amelyet összehasonlítok a számláló
értékével. Két érték egyenlősége után meghajtok egy regisztert, amelynek a kimenetén
kiolvasom a bemeneti és annak a tagadott értékét, ezáltal létre jön egy jel (órajel), ami
egyesekből és nullásokból áll. Ezt az órajelet használom a kódolóhoz. A frekvenciáját tudom
változtatni a bemenő konstans értéktől függően. A 49. ábrán megfigyelhető , még egy felfutó
él detektáló (inverter6 és Logical1) , amelyet a rra használok, hogy meghajtsam a bit
generátorom.
4.2.2 Kódoló és Dekódoló Működése

A kódoló és a dekódoló működéséhez nem szükséges semmilyen konfigurálás vagy
inicializálás. Nincs szükségük Reset jelre sem (szintetizáláshoz), mivel a belső állapot
automatáknak nincs szükségük rá. Viszont valós környezetben mégis szükség van Reset jelre,
amit a rendszer Reset jeléhez ajánlott csatlakoztatni.

A dekódoló akkor használja a “code_error” kimenetét mikor hibát, error –t detektál a
bemenetén. Előfordulhat egy vagy több bit hiba az adat kimeneten (Data_o) ugyanabban az
időben. Nincs szükség beavatkozásra, amikor megjelenik (a dekódoló szemszögéből), viszont
ha meg szeretnénk számolni a hibákat, szükség lehet egy külső számláló modulra.
Mindegyik modulnak csak e gy órajele van. Minden bemenete és kimenete a
modu loknak ezzel az órajellel van szinkronban. Egyedül az órajel felfutó éle van belsőleg
használva. Az órajel frekvenciája meg kell, egyezzen az adat bit sebességével, feltételezve
hogy a clock enable bemenet mindig ‘1’kell legyen . Használhatunk nagyobb sebességű
órajelet is ha a clock enable megfelelően van kontrolálva, például az E1 szabványban
engedélyezve van a 4.096MHz órajel, hogy ha a clock enable bemenet ‘1’ minden második
órajelnél. A HDB3 –at tipikusa n arra használják, hogy adatot kódoljanak 2.048 (E1), 8.448
(E2) és 34.368Mb/s(E3). A belső logikája a moduloknak annyira egyszerű, hogy akár >
100MHz órajel sebességnél is működhetnek. A dekódoló órajelét az órajel visszaállító
áramkör szolgáltatja .

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
54
4.2.2 .1 Param éterek

A kódoló és a dekódoló paraméterei megegyeznek.

Paraméter ek Tipus Érték Leirás
EType integer 3 HDB3 kódolás ban megadott max 0 hossz
PulseActiveState std _logic 1 Aktiv állapota a P és N portoknak
‘0’ -> P és N portok aktív Low álla potú
‘1’ -> P és N portok aktív High állapotú

2.Táblázat Modulok Paraméterei

4.2.2 .2 I/O Portok

Port Tipus Irány Leirás
Reset _I Std_logic In Aktiv high asynk reset
Clk_I Std_logic In Órajell felutó éle
ClkEnable_I Std_logic In Aktiv High clock enable
Data_I Std_logic In Aktiv High Adat bemenet
OutputGate_en Std_logic In ’0’ kényszeriti P és N -et not
PulseActiveState -be (lásd Táblázat 2.)
HBD3P_o Std_logic Out Kódolt +v impulzus kimenet
HDB3N_o Std_logic Out Kódolt –v impulzus kimenet
3. Táblázat Kódoló I/O portok listája

Port Tipus Irány Leirás
Reset_I Std_logic In Aktiv high asynk reset
Clk_I Std_logic In Órajell felutó éle
ClkEnable_i Std_logic In Aktiv High clock enable
HDB3P_I Std_logic In +v impulzus bemenet (lásd Táblázat 2 .)
HDB3N_I Std_logic In -v impulzus bemenet (lásd Táblázat 2 .)
Data_O Std_logic Out Aktiv High dekódolt adat kimenet
DataError_o Std_logic Out Aktiv High Error jelző
4. Táblázat Dekódoló I/O portok listája

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
55
4.2.2.3 Használt HDB3 kódolási szabály

HDB3 alapvet ően modifikált változata az AMI (Alternate Mark Inversion)
kódolásnak. Ez egy olyan módszer, ami kiegyensúlyozott DC komponensű vonali kód ot állit
elő, adat továbbítá sához úgy hogy váltakozik minden egymás után következő ‘1’ –es bit a
pozitív és negatív feszültség szintek között. DC -mentes kódokra akkor van szükség, amikor
transzformátoros leválasztást használnak.

A bitek:
0101100001 úgy lehet lekódolni (AMI) mint:
0+0-+0000 – ahol ‘+’ pozitív impulzus és ‘ -’ negatív impulzus.

Az előző jelet le lehet kódolni, úgyis hogy, megcseréljük a ‘+’ és a ‘ -’ feszültség
szinteket, és még úgyis megfelelően fog működni. Ez egy kényelmes tulajdonsága, amit
gyakran használnak a c savart érpáros kábelen. Ez a technológia nem kell, hogy
megkülönböztesse az egyik szálat a másiktól. Az AMI ‘ 0’ biteket 0 feszültségi szinten küldi
át a vonalon. Egy hosszú zérós sorozat esetében az történhet, hogy a fogadó elveszítheti a bit
szinkronizáci ót.
HDB3 elkerüli a szinkronizáció elvesztését azáltal, hogy különböző mintákat ad a
hosszú ‘ 0’-os sorozatnak. Azt a mintát, amit használ “Violation” –nak (szabálysértés)
neveznek, azért van szükség rá, hogy meghatározzák, ha pótlás történt . A “Violation” áthágja
az AMI szabály ait, így egy pozitív impulzus követhet egy másik pozitív impulzust és így
tovább. A vevő tudja észlelni, ha szabálysértés történt és kicseréli a ‘V’ biteket az eredeti ‘0’
bitsorozatra. HDB3 kicseréli az egymás után négy darab nullás t 000V/00V vagy B00V/B0V ,
ahol V az logikai ‘1’ szint, amely megsérti az AMI kódolási szabályt, és B az logikai ‘1’
szint amely nem sérti az AMI szabályait.

Vissza a példánkhoz:
0101100001 úgy lehet kódolni HDB3 mint :
0+0-+000+ – ahol‘+’ pozitív impul zus és ‘ -’ negatív impulzus.

A B vagy a 0 bitet azért hozzák létre, hogy kiszűrjenek minden DC komponenst. Ez úgy
érhető el, hogy a V impulzusok polaritását megfordítjuk, így páratlan számú B impulzus lesz
két egymást követő V impulzus között.

4.2.2.4 Black B oxok felépítése

Mint már az előző fejezetben említettem a Black Boxok arra vannak használva, hogy a VHDL
nyelvben megirt, moduljaim implementálni tudjam System generátorba.
A kódoló és a dekódoló tulajdonképpen egy egyszerű állapot automatából (FSM) épül fel.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
56 Először a kódoló működését tekintjük át:

50.Ábra Kódoló Felépítése

Az itt megjelenő program kódban látható az, amikor beolvassuk a bemeneti adatot a Data_i
bemenetre. A DFF (D flip flop) segítségével Q1 változóba tárolom a bemenő adatot az órajel
felfutó élét követően.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
57
Ahhoz hogy kezelni tudjuk több egymás után előforduló zérókat, meg kell számolni ők et.
Ebben a folyamatban egyszerű if-ek segítségével oldom meg ezt. Hogy ha a bementi változó
Q1=1 akkor Resetálom a Zer oCount változó t, ellenkező esetben növelem a ZeroCount
értékét 1 -el. Vagyis ha észlelt egy 1 -est akkor reset ellenkező esetben növelem a counter
értékét.

A ZeroCount változóban megszámolom, hogy jelen van -e három vagy négy darab ‘0’, és
ennek függvényé ben kap értéket a zeroFind . Vagyis ha kap egy nullát, akkor a zer oFind
értéke ‘1’ lesz, ellenkező esetben nem változik.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
58

Ha a zeroFind változó értéke elérte a három vagy négy darab ‘0’ -át akkor be kell iktatni V
bitet, logikai ‘1’ szintet, ha sz ükséges. Ezt úgy oldottam, meg hogy a Q1 bemeneti változót
összeadom (or) a ZeroFind változóval majd Q3-at eltoljuk 3 felfutó éllel, hogy szinkronba
kerüljön a nullás számlálóval.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
59
Több nulla esetében szükség van egy B bit beillesztésére is, amely nem h ágja át az AMI
kódolási szabályt. A zeroFind összeszorzom a ViolationType tagadott értékével, amelyet
hozzáadom a Q4 -hez amit eltolok 1 felfutó éllel és átadom értékét a Q5 -nek, ezáltal a
megfelelő helyre kerül a B bit .

Dekódoló müködése:

51.Ábra Dekódoló Felépítése

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
60

Ebben a processzben olvasom be a dekódoló 2 bemenetére érkezett adatot. A PinWrong jelzi
a pozitív impulzusokat, az NinWrong a negatív bemeneti impulzusokat. A dekódoló is az
órajel felfutó élére üzemel, amit a bemeneti jelekből generált órajel vezérel.

Ebben a folyamatban megkeresem majd elmentem a Violation (V ) bitek helyzetet egy
változóba, azáltal hogy figyelem az előző impulzus polaritását. Felveszem a Pin és Nin
változók értékét a tmp változóba. Végig m együnk a beolvasott adatokon, és ha egymás után
két ‘0’ található tároljuk a LastPulsPolar változóba ennek helyzetét. Három eset fordulhat elő
az egyik a már letárgyalt, a második, amikor készenléti állapotba kerül mivel egy ‘0’
következett az előző ‘1’ sz int után. A harmadik eset ellentétje a másodiknak, így ez esetben

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
61
Resetálom (törlöm) a változó tartalmát , mivel ez esetben nem lehetséges, hogy V bitet
találjunk .

Ahogy a kódolóban, ebben a folyamatban adtam hozza a V bitet, a dekódoló esetébe n itt
fogom eltávolítani, és eltolom három órajel éllel, hogy sz inkronba kerüljön a B (Balance)
jellel.
A két bemeneti jelem összeadom, majd szorzom a Violation jel tagadott értékével, ezáltal
törlődik a V bit.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
62

Az előző folyamatban eltolt jelet, most fel tudom, használom arra, hogy el tudjam távolítani a
B bitet. A módszer ugyanaz, mint a V bit eltávolítása esetében. Végül kiteszem a Data_o
kimenetre.

A dekódoló három hiba esetet tud lekezelni amelyek, előfordulhatnak. Az egyik ilyen a
ViolationErro r, Impulzus Error és ha túl sok nulla fordul elő. Ahhoz hogy észlelni tudjuk a
sok nullát szükséges egy számláló. Ezt ugyanúgy oldottam, meg mint a kódolónál. Impulzus
Error akkor fordulhat elő, ha a bemeneti jelek túlságosan torzultak , és egyszerre két lo gikai
‘1’ szint fordul elő.

4.2.2.5 Órajel Visszaállító (regeneráló) modul

Az órajel visszaállítást System generátorban található különböző modulok segítségével
valósítottam meg. A Dekódolóba bemenő P és N jelekben megmértem egy impulzus felfutó
és lefutó éle között eltelt időt. Így megkaptam egy fél periódus hosszát, ahhoz hogy a teljes
periódus idejét megkapjam eltoltam a kapott adatot jobbra egy bit idővel, ezáltal a teljes
periódus idejét megkaptam.

Az 52 . Ábrán megfigyelhető a rendszer felépitése. Elősz ör is detektálnom kell a felfutó és a
lefutó éleket. A felfutó él detektálása után keletkezett impulzussal engedélyezek egy regisztert
és tárolom ennek értékét. A következő lépésben egy számláló megszámolja a felfutó és a
lefutó élek között, hogy az FPGA hány órajelet számolt. Amint elért a lefutó élhez resetálja a
regiszter és a counter értékét majd kezdődik előről. A megszámolt értékeket eltárolom egy
regiszterbe, majd ezután mint már emlitettem szükséges eltolni egy bit idővel, mivel szükség
van a telje s periódusra.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
63
52.Ábra Órajel Regeneráló

Következő lépés, hogy az így kapott jelet sokszorosítjuk, vagyis hogy generáljunk egy
egyesekből és nullásokból álló bitsorozatot. Azt úgy oldottam, meg hogy a kapott jelet és
annak ta gadott értékét folyamatosan olvasom ki egy regiszterből, ezáltal létrejön a kért
bitsorozat, vagyis a dekódolónál használt órajel.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
64 5. Rendszeren végzett valós mérések

53. Ábra Rendszer tömbvázlata

A rendszerem FPGA -n fut, am int látható az 53 . ábrán a bemeneti adatok kétféleképpen
adhatók meg.

Az FPGA lapon található kapcsoló segítségével megvalósítottam, hogy logikai 1 -es
állapotban külső forrásból származó adatokkal dolgozik, és amikor logikai 0 -ba akkor az
FPGA lap segíts égével generált Adatot és Órajelet használja, amik ki vannak vezetve I/O
portjaira annak érdekében, hogy oszcilloszkóppal mérhető legyen.

A generált adat és órajel értéke állítható. Ez a megvalósítás azért nagyszerű, mert nincs
szükség külső jelgenerátor ra, ezáltal megkönnyíti a rendszer működésének bemutatását.

A kódoló és a dekódoló között található a hardver, amelyet az előző fejezetben említettem.

54. Ábra Hardver fénykép

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
65 A kódoló és a Vonal táp feszültsége 5V kell, legyen. A dekódoló rész tápfeszültsége 3,3 V
Az 54 . ábrán feltüntetett “Kódolóból bejövő jelek” bemeneten oszcilloszkóppal mérhető a
kódolt adat.
A következő ábrán nagyszerűen megfigyelhető a HDB3 jel. ( 5 5. .Ábra )

55. Ábra Mért HDB3 jel
Az 5 5. ábrán logikai 0 bemenetre mért kódolt jel. Nagyon j ól megfigyelhető a mért jelben a V
illetve B bitek elhelyezkedése .
56. Ábra Második mért HDB3 jel

Az 5 6. ábrán logika 1 -es bemenetet használtam, amin látható, hogy a kele tkezett jel nagyon
hasonlít az órajelre, viszont ez mégis a HDB3 jel, mert a nulla a jel közepén található.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
66
Készítettem még egy mérést ahol bemenő adatnak “5 -öst” konstans értéket adtam. Ebben az
esetben a kódolás a következő képpen nézett ki. ( 5 7. .Ábra)
57. Ábra Harmadik mért HDB3 jel
Az 57. ábrán látható sárgával jelölt jel a P a zölddel jelölt jel az N impulzusok , és lilával jelölt
a HDB3 módszerrel kódolt jel.
58. Ábra Regenerált órajel
A következő mo dulom az órajel regeneráló modul, amely a bemeneti P és N impulzusokból
állítja vissza az órajelet .

Az 5 8. ábrán látható a modulok által visszaállított órajel, amelyre a dekódoló működik.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
67 Mint már említettem a bemeneti adatot és órajelet kétféleképpen l ehet megadni. Az egyik
módszer az FPGA lap segítségével az előző fejezetben tárgyalt modulok segítségével
valósítottam meg. (lásd 4.2.1.1 és 4.2.1.2 fejezet) .
A dek ódoló modul működéséről csak egy mérést végeztem. A dekódolóba bemenő adat
értéke a harmadik mérés, amely az 57 . ábrán látható . A dekódoló kimenetén pedig látható a
visszaállított, dekódolt adat.
59. Ábra Dekódolt Adat

Ezek a méré sek az FPGA ból generált órajelre és adatra történtek .

Mint ahogy az 53. ábrán látszik a bemeneti, jelek megadhatók külső forrásból is. Ezért
használtam egy T ektronix jelgenerátort, ahhoz hogy létrehozzam a kódoló órajelét, a bemenő
adatnak pedig mind az előző mérésekben is látszik logikai 0 vagy logika 1 es szintet adtam.
A kódoló kimenetén ugyanazok a mért eredmények születtek, mint az FPGA -ban generált
órajelre (lásd 55. Ábra és 56. Ábra). A következő mérést az órajel regeneráló modul
kimenetén végez tem (60. Ábra).

60. Ábra Visszaállított Órajel Mérés e

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
68
Mint látható a 60. Ábrán nem sikerült tökéletesen visszaállítani az órajelet, ennek
köve tkeztében a dekódoló nem működött helyesen. A valós mérést követően az órajelben
bizonyos ingadozás volt megfigyelhető (élek eltűnése és megjelenése) . Ez a jelenség
megfigyelhető volt a dekódoló kimenetén is. Sajnos nem volt időm hogy megkapjam a hiba
forrását, ezáltal nem tudtam kijavítani. De ez egy nagyszerű továbbfejlesztési lehetőséget
nyújt.

6. TELEPÍTÉSI és FELHASZNÁLÓI ÚTMUTATÓK
Ebben a fejezetben bemutatom, mi lyen programok szükséges ek ahhoz, hogy a rendszer
használható és tovább fejleszthető legyen.

6.1 Telepítési útmutató

A szoftver Xilinx Design ISE Tools 14.7 programban volt me gírva, ezért a
legfontosabb, amire szükség van a Xilinx 14.7 verziójának a telepítése. A rendszer tesztelése
és a modulok implementálása System generátor segítségével történt. A System generátor
működéséhez szükség van egy Matlab -ra. Az én esetemben R2012 b verziót használtam. A
System Generator egy Simulink eszköztár, amely segítségével Xilinx cég által gyártott FPGA
fejlesztőlapokra tudunk rendszereket tervezni és leszimulálni szoftveresen és hardveresen. A
tervet kigenerálva az eszközre is feltölthetjük é s futathatjuk. Ezek a programok akkor
szükségesek, ha módosítani szeretnénk a rendszert. Ahhoz hogy használni tudjuk csupán arra
az FPGA lapra van szükség, amelyre feltöltöttük a bit fájlt.

A rendszer továbbfejlesztése esetében fontos tudni, hogy a kódol ó és a dekódoló
VHDL nyelvben íródtak, amelyeket Black Boxként implementáltam a System Generátoron
belül. Az FPGA -ra feltöltött bit fájlt Xilinx Platform Studio segítségével generáltam, ahol be
tudom állítani a kimeneti I/O portokat és az én esetemben a ge nerált órajel és adat értékét. A
Xilinx Platform Studio megtalálható a Xilinx 14.7 es szoftver csomagban.

6.2 Felhasználási Útmutató

Miután telepítve vannak, a fent említett programok egyszerűen belépünk, System
Generátorba ott kiválasszuk, hogy melyik mappában található a projekt és azonnal
megjelennek a fájlok.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
69

61. Ábra Projekt Helyének kiválasztása

A megjelent fájlok közül kiválasztjuk, melyiket módosítani szeretnénk, majd duplán
rákattintunk. A kiválasztot t fájltól függően megjelenik a kívánt rendszer.

Az utolsó verzió az “EDK Projekt OrajelDekt” nevet kapta. Módosítások elvégzése után
generálnunk kell egy IP magot, amelyet fel tudunk tölteni az FPGA lapra. A generálást egy
úgynevezett System Generátor modul segítségével lehet megvalósítani.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
70

62. Ábra System Generátor Beállitása

A modulban állíthatjuk be, hogy Hardveres -szoftveres szimulációkat (Co -szimulácíó) végzünk,
vagy IP magot generálunk. A Co -szimuláció esetében létreho zhatunk új modellt, ahol
megnevezzük az FPGA órajelének a kivezetését, a fejlesztőlapon megtalálható FPGA csíp típusát,
és létrehozhatunk fizikai kivezetéseket, vagy bemeneteket. Az IP mag kigenerálásához szükség
van egy EDK Processzor elnevezésű modulra i s.

Következő lépés hogy elindítjuk a Xilinx Platform Stúdiót, hozzáadjuk a projektünket, majd
exportáljuk az SDK -t amely generál egy .bit fájlt és egy .bmm fájlt, későbbiekben ezeket kell
feltöltenünk az FPGA -ra. A létrejött. ucf fájlban tudjuk beállítan i a lábkiosztásokat. Az FPGA
fejlesztőlap, amit használtam az Spartan 3E 500 fg 320 as fontos, hogy megnézzük az
adatlapjában a lábak (pinek) elnevezését és elhelyezkedését mielőtt bármit is teszünk.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
71

63. Ábra SDK exportálása

Ahhoz hogy meg tudjuk adni az FPGA által generált órajel frekvenciáját szükséges megadjuk
egy periódus idejét. A Generált bitfolyam esetében egyszerűen megadunk egy konstans
értéket, majd az FPGA előállítja a szükséges jeleket. Ezeket a beállításokat a main.c nevű
fájlban végezhessük el, ami megtalálható a projekt állomány src nevű mappájában.
Utolsó lépés hogy feltöltsük a programot az FPGA fejlesztőlapra , majd a beállitott portokon
oszcsilloszkóppal megmérjük.

7. KÖVETKEZTETÉSEK, TOVÁBBFEJLESZTÉSI
LEHETŐSÉG EK

A kivitelezés során sok olyan apró hibára bukkantam, amelyek jó továbbfejlesztési
lehetőséget nyújtanak a jövőben.
A dolgozat befejeztével, úgy gondolom, hogy jó választás volt az FPGA fejlesztő
rendszer, mert nagyon jó alapot nyújt mind a szoftver es mind a hardveres továbbfejlesztési
lehetőségekre. Az kódoló és dekódoló működőképességét alátámasztják a mérési
eredmények.

Az órajel regenerálót ki lehetne egészíteni , kijavítani , hogy külső órajelre is
tökéletesen működjön. Át lehetne ültetni a rends zert két különböző FPGA lapra, amely
lehetővé tenné a rendszer kipróbálását, valós környezetben, egymástól távol. A hardvert is ki
lehetne bővíteni látvány elektronikával . A rendszer energia ellátására mindenképpen szükség
van független tápokra. Ahhoz hog y 3 egyforma feszültségű tápot lehessen használni, lehetne
tenni egy feszültség osztót a dekódoló felöl. Ha távolabbi kipróbálás érdekében szükség lenne
megfelelő csatlakozók használatára. Tovább lehetne fejleszteni, hogy kódolja az RS-232C
(CCITT V.24), szabvány DTE -DTE közötti kommunikációt is.

Mindezek kivitelezésében az anyagi háttér és a rendelkezésre álló idő nagy részben
akadályozta munkámat. Az FPGA -n generált adat és órajel is bevált nagyban megkönnyíti a
rendszer működésének bemutatását. A rendsz ert fel lehet használni hírközlésben adatok
kódolására és dekódolására, a követelményeknek megfelelően. Fel lehet használni

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
72 telefonközpontra csatlakoztatva, a kimenő trönkök kódolására. A rendszer folytonos
működése sem okoz neki problémát.
Összességében t ekintve ez a rendszer nagyon jó lehetőségekre mutat rá szoftver és
elektronika továbbfejlesztés szempontjából. A rendszer előállítási költsége jóval a piaci ár
alatt van. Sok mindent megtanulhattam a munkafázisok során, nemcsak elektronika, hanem
szoftverf ejlesztés terén is. Az így szerzett tapasztalatokat szeretném majd továbbvinni a
jövőben.

Universitatea Transilvania din Brașov Tehnologii și Sisteme de Telecomunicații
Facultat ea de Inginerie Electrică și Știința Calculatoarelor 2016
73

Irodalomjegyzék

[1]Szabóné Bérces Erzsébet Debreceni Egyetem Informatika Kar Szakdolgozat
[2]BME Gépjárművek Tanszék, Dr. Szal ay Zsolt – Járműelektronika előadás vázlat
[3] Vigh Sándor, Átviteltechnika / Vigh Sándor. -Budapest : Tankönyvmester Kiadó; Nemzeti
Tankönyvkiadó, 2003. -207 p.
[4] Dr. Gáspár Péter, Budapesti Műszaki és Gazdaságtudományi Egyetem
Közlekedésmérnöki és Jármű mérnöki Kar – Egységesített Jármű – és mobilgépek képzés –
és tananyagfejlesztés
[5] Széchenyi Terv – Hálózati architektúrák jellemzése
[6]Markó Imre, cikkek – Digitális és analóg átvitel 2001.04.29
[7] http://wiki.ham.hu/index.php/Bitcsoportok_k%C3%B3dol%C3 %A1sa
[8] Budapesti Műszaki és Gazdaságtudományi Egyetem – Előadás Vázlat
[9] Allan Mitford -Taylor HDB3 – PowerPoint PPT Presentation
[10] Karakterek kódolása, Online: http://tudasbazis.sulinet.hu/hu/szakkepzes/informatika/a –
program -gyakorlati -megvalositasa/a -kodolasi -eljarasok/karakterek -kodolasa
[11] hu.wikipedia.org – Data Encoding Techniques" And "Specifications for Data Encoding"
[12] Daniel R. Hicks Ic Design Group San Jose State Universit, HDB3 Encoder/Decoder
Circuit – Daniel R. Hicks
[13] Imran Ali and Ali Ahmed – An Efficient FPGA Based HDB3 Decoding System Using
Direct Digital Synthesis