DOMENIUL: CALCULATOARE SI TEHNOLOGIA INFORMAȚIEI SPECIALIZAREA:CALCULATOARE Analiza testabilit ății circuitului benchmark ISCAS-85 C432 LUCRARE DE… [609479]

UNIVERSITATEA TEHNICĂ „Gheorghe Asachi” din IAȘI
FACULTATEA DE AUTOMATICĂ ȘI CALCULATOARE
DOMENIUL: CALCULATOARE SI TEHNOLOGIA
INFORMAȚIEI
SPECIALIZAREA:CALCULATOARE
Analiza testabilit ății circuitului
benchmark
ISCAS-85 C432
LUCRARE DE LICENȚĂ
Coordonator șt iințific Absolvent
Ș.l.dr.ing. Radu SILIO N Cucu Cătălin Alexandru
Iași, 2017

DECLARAȚIE DE ASUMARE A AUTENTICITĂȚII
LUCRĂRII DE LICENȚĂ
Subsemnatul(a) ,
legitimat(ă) cu seria nr. , CNP
autorul lucrării
elaborată în vederea susținerii examenului de finalizare a studiilor de licență
organizat de către Facultatea de Automatică și Calculatoare din cadrul Universității
Tehnice „Gheorghe Asachi” din Iași, sesiunea a anului universitar
, luând în considerare conținutul Art. 34 din Codul de etică universitară al
Universității Tehnice „Gheorghe Asachi” din Iași (Manualul Procedurilor, UTI.POM.02 –
Funcționarea Comisiei de etică universitară), declar pe proprie răspundere, că această
lucrare este rezultatul propriei activități intelectuale, nu conține porțiuni plagiate, iar
sursele bibliografice au fost folosite cu respectarea legislației române (legea 8/1996) și a
convențiilor internaționale privind drepturile de autor.
Data Semnătura

Cuprins
Capitolul 1. Introducere ……………………………………………………………………………………………………. 1
1.1. Movitul alegerii temei ……………………………………………………………………………………………. 1
1.2 Obiective generale …………………………………………………………………………………………………. 1
1.3. Metodologia…………………………………………………………………………………………………………. 1
1.4. Instrumente utilizate ………………………………………………………………………………………………. 2
1.5. Descrierea structurii lucr ării……………………………………………………………………………………. 2
Capitolul 2. Fundmentarea teoreti ă și documentarea bibliografică …………………………………………. 3
2.1. Porți logice…………………………………………………………………………………………………………… 3
2.1.1 Poarta „ȘI” („AND”) …………………………………………………………………………………….. 3
2.1.2 Poarta „SAU” ( „OR” ) ………………………………………………………………………………….. 3
2.1.3 Poarta “SAU – EXCLUSIV “ ( “XOR” ) ………………………………………………………… 4
2.1.4 Poarta „NU” ( „ NOT” ) ………………………………………………………………………………… 5
2.1.5 Poarta „ ȘI – NU „ ( „ NAND” ) ……………………………………………………………………… 6
2.1.6 Poarta „ SAU – NU „ ( „ NOR” ) ……………………………………………………………………. 6
2.2. Domeniul și abordarea temei ………………………………………………………………………………….. 7
2.3. Comparație privind realizări actuale pe aceeasi tem ă……………………………………………….. 10
2.4. Analiza tipurilor de produse/aplicații existentiale …………………………………………………….. 11
2.4.1 Aplicații bazate pe analiză ……………………………………………………………………………… 11
2.4.2 Aplicații bazate pe scheme …………………………………………………………………………….. 11
2.5 Încărcarea circuitului …………………………………………………………………………………………… 11
2.6 Introducerea parametrilor pentru simulare ………………………………………………………………. 13
2.7 Setări cu caracter general ………………………………………………………………………………………. 15
2.8 Limitele programului ……………………………………………………………………………………………. 16
Capitolul 3. Proiectarea aplicației …………………………………………………………………………………….. 17
3.1 Faza inițială …………………………………………………………………………………………………………. 17
3.2 Parametrii pentru simulare …………………………………………………………………………………….. 17
Capitolul 4. Impementarea aplicației ………………………………………………………………………………… 19
4.1 Testabilitatea circuitului ………………………………………………………………………………………… 19
4.2 Rezultate obtinute …………………………………………………………………………………………………. 19
4.3 Descoperirea defectelor nedetectabile ……………………………………………………………………… 22
4.4 Condiția de activare si condiția de propagare ……………………………………………………………. 24
4.5 Analiza defectelor nedetectate ………………………………………………………………………………… 24
4.6 Eliminarea defectelor nedetectabile …………………………………………………………………………. 29
Capitolul 5. Simularea circuitului corectat ………………………………………………………………………… 32
Concluzie …………………………………………………………………………………………………………………….. 36
Bibliografie…………………………………………………………………………………………………………………… 49

Analiza testabilității circuitului benchmark
ISCAS-85 C432
Cucu Cătălin Alexandru
Rezumat
Proiectul îîșși propune analiza teștabilitaătșii circuitul benchmark ISCAS-85 C432 .
Am folosit o descriere a circuitului sub forma unui netlist în format ISCAS-85 .
Am considerat în studiul testabilității numai defecte singulare de tip blocaj pe conexiune .
Am folosit simulatorul Deductive Fault Simulation cu care am generat trei tipuri de vectori
de test :
•aleator pe baza funcției Random din C
•cu registrul de deplasare cu reacție cu sumatoare modulo 2
•cu automate celulare lineare
Din analiza rapoartelor rezultate în urma simulărilor am constatat c aă 4 defecte nu au fost
detectate cu nici una dintre metode , existănd suspiciunea că aceste defecte ar fi nedetectabile .
Pentru a putea proba această ipoteză am analizat pentru fiecare defect în parte condițiile sale
de activare și propagare .
Am demonstat în acest fel că există contradicție între aceste condiții și deci defectele sunt
întradevar nedetectabile .
Am procedat apoi la simplificare structurii circuitului pe baza defectelor nedetectabile ,
înlaturand redundanțele din circuit .
Fișierul netlist astfel corectat a fost introdus în simulator și am putut verifica că întradevăr nu
există defecte nedetectate cu aceeași vectori de test ca la început .

Capitolul 1.Introducere
Capitolul 1. Introducere
1.1 Motivul alegerii temei
Am ales această temă pentru licență datorită dorinței de a lucra cu temele de licentă care
erau oferite de actualul profesoul indrumator si pentru caracteristicile constructive pe care le are
rezolvare acestor teme.
1.2 Obiective generale
Obiectivul principal al acestei lucrări este analiza testabilității circuitului c432 .
1.3 Metodologia
Am folosit o descriere a circuitului sub forma unui netlist în format ISCAS-85 .
Am considerat în studiul testabilității numai defecte singulare de tip blocaj pe conexiune .
Am folosit simulatorul Deductive Fault Simulation cu care am generat trei tipuri de vectori
de test ( câte 1000 ) :
•aleator pe baza funcției Random din C
•cu registrul de deplasare cu reacție cu sumatoare modulo 2
•cu automate celulare lineare
Din analiza rapoartelor rezultate în urma simulărilor am constatat ca 4 defecte ( 259 b1 , 347
b1 , 379 b1 ,396 b1 ) nu au fost detectate cu nici una dintre metode , existănd suspiciunea că
aceste defecte ar fi nedetectabile .
Pentru a putea proba această ipoteză am analizat pentru fiecare defect în parte condițiile sale
de activare și propagare .
Am demonstat în acest fel că există contradicție între aceste condiții și deci defectele sunt
întradevar nedetectabile .
Am procedat apoi la simplificare structurii circuitului pe baza defectelor nedetectabile ,
înlaturand redundanțele din circuit .
1

Cucu Cătălin Alexandru
1.4 Instrumente utilizate
Instrumentele folosite in costruirea proiectului de licență sunt :
Programul Deductive Fault Simulation
Laptop ASUS F550J pentru descrierea circutilui benchmark ISCAS-85 C432 si folosirea
programului Deductive Fault Simulation
Editor de text pentru corectarea fisierului netlist și pentru redactarea lucrării
1.5 Descierea stucturii lucrării
• Capitolul 1 conține informații despre lucrarea de licență și motivul alegerii temei de
licență .
• Capitolul 2 conține fundamente teoretice și documentare bibliografică și descrie în
amănunt informații despre tema aleasă , informații despre programul în care am lucrat ,
comparația cu alte lucrări pe aceeași tema și informații cu privire la porțile logice.
• Capitolul 3 conține informații despre proiectare aplicației care arată cum am ajuns să
pot rula netlist-ul circuitului.
• Capitolul 4 arată implementare aplicației și conține toate detaliile cum am lucrat
pentru a face posibilă corectarea netlist-ului prin eliminare defectelor nedetectabile .
• Capitolul 5 contține corectarea netlis-ului după eliminare defectelor și simularea cu
netlist-ul corectat .
Capitolul 1 care conține introducerea proiectului de licență este legat de capitolul 2 prin
aducerea unor informații utile pentru următorul capitol . Capitolul 2 este legat de capitolul 3 prin
conținerea informațiilor despre tema aleasă și despre programul în care am lucrat iar în capitolul
3 sunt informații despre proiectarea aplicației care este legată de programul explicat în capitolul
2 . Capitolul 4 este legat de capitolele pana la el prin impementarea informațiilor din celalalte
capitolul pentru a face posibilă realizarea proiectului de licență . Capitolul 5 conține corectare
netlist-ului care a fost posibil cu ajutorul capitolelor 1 2 3 și 4.

2

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
Capitolul 2. Fundmentarea teoreti ă și documentarea bibliografică
2.1 Porți logice
O poartă logică elementaă implementează o funcție logică cu cel mult 2 intrari . Funcțiile
elementare sunt:
1.„ȘI”
2.„SAU”
3.„SAU EXCLUSIV”
4.„NU”
5.„ȘI-NU”
6.„SAU-NU”
2.1.1 Poarta „ȘI” („AND”)
Fucția „ȘI” logic are următoare interpretare :
•Dacă cel puțin una din intrări se află în 0 logic atunci ieșirea este în 0 logic
•Dacă ambele intrări sunt în 1 logic atunci ieșirea va fi în 1 logic
Simbolul porții „ȘI” :
Tabel de adevăr :
A B out
0 0 0
0 1 0
1 0 0
1 1 1
Tabelul 1 :Tabelul de adevăr pentru poarta ȘI
Ecuația booleană :
out=A⋅B
out=A∩B
2.1.2 Poarta „SAU” ( „OR” )
Fucția „SAU” logic are următoare interpretare :
•Ieșirea sa este adevărată ( 1 logic ) dacă cel puțin una din intrări este adevărată ( 1 logic )
•Iesira sa este falsă ( 0 logic ) dacă ambele intrări sunt false ( 0 logic )
3

Cucu Cătălin Alexandru
Simbolul porții “SAU” :

Tabelul de adevăr :
A B out
0 0 0
0 1 1
1 0 1
1 1 1
Tabelul 2 :Tabelul de adevăr pentru poart a SAU
Ecuatia booleană :
out=A+B
out=A∪B
2.1.3 Poarta “SAU – EXCLUSIV “ ( “XOR” )
Funcția “ SAU – EXCLUSIV “ logic are urmatoarea intepretare :
•Semnalizeaza coincidența intrărilor prin ieșirea falsă (0 logic )
•Realizeză sumarea modulo 2
Simbolul portii “SAU – EXCLUSIV” :
4

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
Tabelul de adevăr :

A B out
0 0 0
0 1 1
1 0 1
1 1 0
Tabelul 3 :Tabelul de adevăr pentru poart a SAU – EXCLUSIV
Ecutația booleană :
out = A ⊕ B
2.1.4 Poarta „NU” ( „ NOT” )
Fucția „NU” logic are următoarea interpretare :
•Ieșirea sa este adevărată ( 1 logic ) dacă intrare este falsă (0 logic)
•Ieșirea sa este falsă ( 0 logic ) dacă intrarea sa este adevărată ( 1 logic)
Simbolul porții „NU” :
Tabelul de adevăr :
Intrare Ieșire
0 1
1 0
Tabelul 4 :Tabelul de adevăr pentru poart a NU
Ecuația booleană :
Ieșire =¯Intrare
5

Cucu Cătălin Alexandru
2.1.5 Poarta „ ȘI – NU „ ( „ NAND” )

Fuctie „ȘI – NU” logic are următoare interpretare :
•Ieșirea sa este falsă ( 0 logic ) dacă ambele intrări sunt adevărate ( 1 logic)
•Ieșirea sa este adevărata ( 1 logic ) dacă cel puțin una dintre intrari este falsa ( 0 logic )
Simbolul porții „ ȘI – NU „ :
Tabelul de adevăr :
A B Out
0 0 1
0 1 1
1 0 1
1 1 0
Tabelul 5 :Tabelul de adevăr pentru poart a SI – NU
Ecuația booleană :
out=A⋅B
out=A∩B
2.1.6 Poarta „ SAU – NU „ ( „ NOR” )

Fuctie „SAU – NU” logic are următoare interpretare :
•Ieșirea sa este falsă ( 0 logic ) dacă una dintre intrari este adevărată ( 1 logic)
•Ieșirea sa este adevărată ( 1 logic ) dacă ambele intrari sunt false ( 0 logic )
Simbolul porții „ SAU – NU „ :
6

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
Tabelul de adevăr :
A B Q
0 0 1
0 1 0
1 0 0
1 1 0
Tabelul 6 :Tabelul de adevăr pentru poart a SAU – NU
Ecuația booleană :
Q=A+B
Q=A∪B
2.2 Domeniul și abordarea temei
Domeniul temei pe care am ales-o este o temă din Testarea circuitelor combinaționale .

Canalele de intrare sunt grupate în trei magistrale de 9 biți ( A, B și C), în care poziția de bit
în cadrul fiecărei magistrale determină prioritatea cererii de întrerupere. O magistrala de intrare
de 9 biți (numită E) permite și dezactivează cererile de întrerupere în cadrul pozițiilor de biți
respective. Figura de mai sus reprezintă schema bloc a circuitului. Modulele marcate M1, M2,
M3, M4 si M5 conțin logica necesara.
Controlerul de întrerupere are trei magistrale de cereri de întrerupere A, B și C, fiecare având
nouă biți sau canale și o magistrala de autorizare E. Se aplică următoarele reguli de prioritate: A
[i]> B [j]> C [k], pentru orice i, j, k; adică, magistrala A are cea mai mare prioritate și magistrala
C cea mai mică. În cadrul fiecărei magistrale, un canal cu un indice mai mare are prioritate față
de unul cu un indice mai mic. În cazul în care e [i] = 0, atunci cererile A [i], B [i] și C [i] sunt
luate în considerare.
Cele șapte ieșiri PA, PB, PC și Chan [3: 0] specifică canalele care au recunoscut cereri
de întrerupere. Numai cererea de pe canalul cu cea mai mare prioritate din magistrala cu cea
mai mare prioritate este recunoscuta. Singura excepție este că, dacă două sau mai multe
întreruperi produc cereri de pe canalul pe care este validat, fiecare magistrala este recunoscuta.
De exemplu, dacă A [4], A [2], B [6] și C [4] au solicitări în așteptare, A [4] și C [4] sunt
recunoscute. Modulul M5 este un codor de prioritate 9-la-4.
7

Cucu Cătălin Alexandru
ISCAS-85 C432 Module M1
Figura 1 : ISCAS-85 C432 Module M1
ISCAS-85 C432 Module M2
Figura 2 : ISCAS-85 C432 Module M2
ISCAS-85 C432 Module M3
8

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
Figura 3 : ISCAS-85 C432 Module M3
ISCAS-85 C432 Module M4
Figura 4 : ISCAS-85 C432 Module M4
9

Cucu Cătălin Alexandru
ISCAS-85 C432 Module M5
Figura 5 : ISCAS-85 C432 Module M5
Pentru operația de eliminare a defectelor am abordat metoda de calcule prin care demontrez
că cele 4 defecte nedetectabile găsite cu ajutorul programului Deductive Fault Simulation sunt
nedetectabile cu ajutorul unor calcule a condițiilor de activare și propagare prin găsirea unei
contradicții pentru fiecare defect nedetectabil și eliminarea lor din netlist.

2.3 Comparație privind realizări actuale pe aceeasi tem ă
Realizările efectuate pe aceeași temă într-o alta lucrare sunt bazate pe analiză cum ar fi :
●diagramă bloc
●RTL schematic
●Rezumatul proiectului
●Schema tehnologică
●Forma de undă de ieșire
Într-o altă lucrare pe aceeași temă autorul proiectului ofera mai multe scheme prin care
descrie mai amănunțit controlerul de întreruperi C432 și modulele acestuia înainte și după
corectare prin eliminarea defectelor nedetectabile.
Modelul de rezolvare în detectarea și eliminarea defectelor nedetectabile pe care l-an abordat
în comprație cu aceste proiecte este că acest model se bazează pe găasirea defectelor
nedetectabile printr-un program iar apoi căutarea contradicției între condiția de activare și
10

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
condiția de propagare pentru demonstra ca sunt nedetectabile iar într-un final eliminarea acestor
defecte .
2.4 Analiza tipurilor de produse/aplica ții existentiale
În fucție de tehnologiile folosite pentru implementare sunt mai multe tipul de produse/aplicații :
●aplicații bazate pe calcule
●aplicații bazate pe analiză
●aplicații bazate pe scheme
2.4.1 Aplicații bazate pe analiză
Acest mod de rezolvare care este bazat pe analiză conține după descrierea și informațiilor
controlerul-ului de întreruperi C432 contține imagini cu diferite moduri de analiză cum ar fi:
●diagramă bloc
●RTL schematic
●Rezumatul proiectului
●Schema tehnologică
●Forma de undă de ieșire
Prin aceste imaginii prin care sunt analizate rezultatele lucrului cu acest control de întreruperi
sunt arătate operatiile efectuate , diagrama circuitului , forma de undă de ieșire și schema RTL.
2.4.2 Aplicații bazate pe scheme
Acest mod de rezolvare care este bazat pe scheme conține ofera mai multe scheme prin care
descrie mai amănunțit controlerul de întreruperi C432 și modulele acestuia înainte și după
corectare prin eliminarea defectelor nedetectabile.
Acest mod de rezolvare pe lângă scheme conține și partea scris prin care sunt făcute
operatiile.
După fiecare schemă sunt oferite mai multe informații pentru întelegerea fiecărei scheme cât
mai ușor și a știi unde ai ajuns cu operațiile.
2.5 Încărcarea circuitului
Circuitul este încărcat în program dintr-un fișier format Iscas (*.isc), prin selectarea din
meniu a opțiunii File->Open Iscas File. Formatul Iscas este un format universal de păstrare a
circuitelor logice combinaționale. F ișierele Iscas sunt fișiere text, porțile circuitului fiind definite
pe unul sau două rânduri. Rândurile care încep cu caracterul asterisc (*) sunt comentarii. Acestea
sunt folosite mai ales la începutul fișierului, pentru a prezenta câteva informații despre acesta
(număr de porți, de intrări și ieșiri, număr de conexiuni, fan-in și fan-out maxim și mediu, etc).
11

Cucu Cătălin Alexandru
Definirea porților constă în asocierea fiecărei porți a unui ID unic, a unui nume unic,
specificarea tipului de poartă, a numărului de ieșiri și intrări, specificarea defectelor ce urmează a
fi cercetate pentru poarta respectivă (setul redus de defecte) și lista conexiunilor de intrare. Nu
este obligatoriu ca ID-urile să fie consecutive, după cum nu este obligatorie nici definirea
porților în ordinea crescătoare a ID-urilor.
Există trei tipuri de porți:
intrări, specificate prin string-ul „inpt”. Se caracterizează prin una sau mai multe ieșiri și
zero intrări. Sunt definite astfel:
ID Nume inpt nr_ieșiri 0 [>sa0] [>sa1]
conexiuni de fan-out, specificate prin string-ul „from”. Au o singură intrare și o singură
ieșire. Definirea lor este următoarea:
ID Nume from nume_sursă >sa0] [>sa1]
În mod obișnuit, aceste conexiuni sunt definite imediat după definirea unei porți cu mai multe
ieșiri, dar acest lucru nu este obligatoriu. Trebuie însă ca ID-ul conexiunii de fan-out să fie mai
mare decât ID-ul porții, iar definirea conexiunii să fie ulterioară definirii porții.
porți logice de tip buffer („buff”), inversor („not”), ȘI („and”), ȘI-NU („nand”), SAU
(„or”), SAU-NU („nor”), SAU-exclusiv („xor”), respectiv SAU-NU exclusiv („xnor”).
Prezintă una sau mai multe intrări și ieșiri. Acest tip de porți sunt definite pe două rânduri
succesive, astfel:
ID Nume tip nr_ieșiri nr_intrări [ >sa0] [>sa1]
ID_input#1 ID_input#2 … ID_input#nr_intrări
String-urile „>sa0”, respectiv „>sa1” (prescurtări de la „stuck-at-0”, „stuck-at-1”, blocaje la 0
sau 1 logic) reprezintă defectele din setul redus de defecte (obținut după eliminarea defectelor
echivalente și dominante). ID_input#n reprezintă ID-ul porții sau conexiunii de fan-out al cărei
ieșiri este intrarea n în poarta curentă. Formatul fișierelor *îscas cere ca ID-ul porții curente să
fie mai mare decât oricare dintre ID-urile intrărilor, iar definirea porții să fie făcută după
definirea tuturor porților care constituie intrările sale.
12

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
2.6 Introducerea parametrilor pentru simulare
Cel mai important parametru pentru simulare este definirea seturilor de vectori de test.
Programul permite alegerea dintre cinci surse de seturi de vectori:
Figura 6 : Introducerea parametrilor pentru simulare
• Cel mai simplu mod este definirea manuală a nivelelor logice de pe intrări. Pentru
aceasta, programul pune la dispoziția utilizatorului un scrollbox care conține, pentru
fiecare intrare, ID-ul și numele porții, pentru identificare, și trei butoane radio, pentru
definirea nivelului de 0 logic, 1 logic sau nedeterminat (*). Această opțiune este
folositoare mai ales pentru circuitele de mici dimensiuni, când se dorește a se urmări ce
defecte sunt detectate de un anume vector de test.
• A doua opțiune o reprezintă încărcarea vectorilor de test dintr-un fișier. Acest fișier, de
format propriu programului, conține un set de vectori de test, care vor fi încărcați pe rând
în circuit, simularea facându-se pentru fiecare din acești vectori. În acest fișier este
posibilă definirea de nivele logice nedeterminate pentru intrări.
• O altă sursă de vectori de test o constituie generarea aleatoare a acestora. Această
opțiune este prezentă în scopul de a furniza o referință pentru compararea diverselor
tipuri de generatoare de test. Generarea aleatoare va furniza doar valori de 0 și 1 logic,
valorile nedeterminate fiind excluse. Prin generare aleatoare este posibil ca același vector
de test să fie produs de două sau mai multe ori.
• Unul din cele mai folosite tipuri de generatoare de vectori de test îl reprezintă regiștrii
de deplasare (LFSR – Linear Feedback Shift Register ). Pentru un număr de intrări n mai
mic sau egal cu 300, programul are definite polinoame primitive de greutate minimă,
13

Cucu Cătălin Alexandru
necesare pentru generarea secvențială a celor 2n-1 combinații nenule de intrare. În acest
fel este asigurată generarea (eventuală) a tuturor vectorilor de test, fără repetarea acestora.
După generarea celor 2n-1 combinații, intrările circuitului sunt resetate, generându-se
astfel toate cele 2n combinații posibile.
• Un tip de generator de vectori de test cu performanțe superioare regiștrilor de deplasare
o constituie automatele celulare liniare (LCAR – Linear Cellular Automata Register ).
Programul permite alegerea ca sursă a vectorilor un astfel de automat celular, având
definite intern configurațiile acestora pentru până la 300 de intrări. Similar cu folosirea
LFSR, și în acest mod vor fi generate succesiv cele 2n-1 combinații de intrare, urmate de
resetarea intrărilor.
Pentru ultimele două surse de vectori de test este necesară definirea stării inițiale. Combinația
tradițională folosită este un vector de tipul [ 100….0 ]. Pentru circuitele mari, cu multe intrări, se
observă că atât la folosirea LFSR, cât și la LCAR, ultimele valori ale vectorului vor rămâne pe 0
un timp îndelungat. Folosirea unui vector de tip [ 111….1 ] rezolvă această problemă în cazul
LCAR, dar nu și pentru LFSR. Nici vectorul [ 10101… ] nu este viabil, fiind necesar un vector
cât mai aleator posibil, fără repetarea secvențelor. Opțiunea Optimized start din meniul Test
pattern corespunzător setului de vectori de test generează ca stare inițială un astfel de vector de
test. Acest vector nu este generat aleator, ci este inițializat cu o valoare definită intern, fapt care
asigură aceeași secvență de vectori în cazul reluării programului.
În vederea accelerării simulării, se poate opta pentru simularea doar a defectelor din lista
redusă de defecte. Din meniul Test Pattern->Fault Processing Level se alege opțiunea dorită.
Pe parcursul simulării sunt memorate informații referitoare la defectele detectate, pentru
generarea de rapoarte. Păstrarea de informații foarte amănunțite duce, pentru circuitele mari, la
alocări masive de memorie, fiind posibilă umplerea întregului spațiu de memorare disponibil. De
aceea, pentru simulările circuitelor mari, se poate opta pentru un nivel mai redus de detaliere.
Din meniul Test Pattern->Report Detail Level se poate alege nivelul de detaliu Low, Medium
sau High. Pentru nivelul Low, sunt păstrate doar lista defectelor detectate la sfârșitul simulării,
precum și lista defectelor nedetectate. Aceste liste sunt suficiente dacă se dorește doar aflarea de
informații statistice privind simularea.
Nivelul Medium păstrează în plus și defectele detectate de fiecare vector de test pe parcursul
simulării. Aceste informații sunt utile în cazul în care dorim să cunoaștem defectele detectate de
fiecare vector de test în parte. Această opțiune este cea implicită.
Nivelul High păstrează, pe lângă informațiile de mai sus, și listele de defecte asociate fiecărei
conexiuni în parte, de aceea se recomandă doar pentru circuite mici și număr redus de vectori de
test. Aceste informații au un scop preponderent didactic, întrucât se poate urmări propagarea
listelor de defecte.
Pe parcursul simulării, rezultatele statistice sunt memorate în vederea afișării într-un grafic.
Aceste informații constau în numărul total de defecte detectate până la vectorul de test respectiv,
14

Capitolul 2.Fundmentarea teoretiă și documentarea bibliografică
și numărul de defecte din lista redusa detectate. Utilizatorul poate alege numărul maxim de
puncte prin care va fi reprezentat graficul, valoarea inițială fiind 1000. De remarcat că, în cazul
în care pe parcursul simulării numărul de vectori de test depășește această valoare, nu se pierd
valorile inițiale, recurgându-se la o „decimare” a acestora. Rata de decimare implicită este 2,
însemnând că la depășirea dimensiunii maxime fiecare al 2-lea element este păstrat (se renunță la
valorile de pe pozițiile impare), în continuare fiind introduse valorile din 2 în 2, șamd. Nu se
recomandă modificarea acestor valori.
Programul permite simularea folosind două seturi de vectori de test, în vederea comparării
performanțelor acestora. Simularea se face alternativ, folosind câte un vector din fiecare set.
2.7 Setări cu caracter general
Programul permite simularea în două moduri, pas cu pas sau continuu. Alegerea opțiunii
dorite se face din meniul Settings->Simulation Mode.
Simularea poate dura până la epuizarea vectorilor de test, însă în mod uzual se dorește
oprirea simulării după atingerea unui grad satisfăcător de acoperire a defectelor sau după un
anumit număr de pași. Pe lângă posibilitatea de a opri manual simularea, se poate defini condiția
de întrerupere a simulării din meniul Settings->Stop Condition. Condiția de stop poate conține
una sau mai multe din următoarele condiții, concatenate prin unul din operatorii și, respectiv sau:
atingerea unui procent din numărul total de defecte, procent ales de utilizator;
atingerea unui procent de defecte din lista redusă;
rularea unui număr ales de vectori de test „orbi”, care nu detectează nici un defect nou;
rularea numărului dorit de vectori de test.
Programul permite atât o vedere grafică, ce conține graficele evoluțiilor proceselor de
detectare a erorilor, cât și o vedere text, conținând raportul privind simularea pentru un set de
vectori de test. Comutarea între cele două vederi se face folosind butoanele radio din partea de
jos a ecranului.
Generarea unui raport de un anumit grad de detaliere pentru un set de vectori se face alegând
opțiunea corespunzătoare din meniul Test Pattern. Generarea unui raport este posibilă atât la
sfârșitul simulării, cât și în timpul acesteia.
15

Cucu Cătălin Alexandru
2.8 Limitele programului
Dimensiunea maximă a circuitului nu este limitată decât de cantitatea de memorie
disponibilă. Numărul de intrări este limitat la 300, peste această valoare neputând fi folosite
generatoarele pseudoaleatoare a vectorilor de test. Numărul de conexiuni, repectiv de ieșiri, este
de asemenea nelimitat.
Întrucât simularea deductivă necesită o cantitate ridicată de memorie, se recomandă ca pe
mașina pe care e rulează programul să fie disponibili cel puțin 16MB de RAM. Sistemul de
operare pe care rulează programul este Microsoft Windows, versiunile de 32 de biți. Frecvența
procesorului determină durata de execuție a programului, de aceea este preferat un procesor cât
mai rapid.
16

Capitolul 3.Proiectarea aplicației
Capitolul 3. Proiectarea aplica ției
3.1 Faza inițială
Pentru descoperirea defectelor nedetectabile am introdus în programul Deductive Fault
Simulation netlist-ul controler-ului de întreruperi C432 după care am setat condiția de stop la
1000 vectori.
Figura 7 : Setarea condiției de stop
3.2 Parametrii pentru simulare
Pentru simulare am setat 3 opțiuni din meniul Test Pattern #1->Source și anume :
•Generate Random
•LFSR – Linear Feedback Shift Register
•LCAR – Linear Cellular Automata Register
17

Cucu Cătălin Alexandru
Figura 8 : Parametrii pentru simulare
După introducerea netlist-ului în program , setarea condiției de stop și setarea opțiunilor din
meniul Test Pattern #1 am rulat netlist-ul incarcat prin comanda “Run Siluation “.
18

Capitolul 4.Impementarea aplicației
Capitolul 4. Impementarea aplicației
4.1 Testabilitatea circuitului
Pentru a studia testabilitatea circuitului am folosit programul Deductive Fault Simulation și
am lucrat cu formatul netlist ISCAS-85 pentru descrierea circuitului C432 .
Am luat în considerare doar defecte singulare de tip blocaj la un nivel logic pe conexiuni.
Numarul defectelor a fost redus pe baza relațiilor de echivalentă si dominantă dintre defecte.
Condiția de stop pentru simularea fost setat ă la 1000 vectori test .
4.2 Rezultate obținute
Metoda de
generare a
vectorilor de testNr. De
defecte
reduseNr. De defecte
detectateNr. De defecte
nedetectateNr. De vectori
de test salvați
în fisierNr. De vectori
de test generați
random 524 520 (99,23%) 4 75 1000
Registru de
deplasare524 520 (99,23%) 4 96 1000
Automate
celulare524 520 (99,23%) 4 83 1000
Tabelul 7 :Tabelul Rezultatelor Obținute în urma simulării
Au fost detectate 99.23% defecte reduse adic ă un numar de 520 de defecte iar 4 defecte
reduse nu au fost detectate .
Am lucrat cu 3 opțiuni selectate la " Optimized start ":Generate Random,Pseudorandom(Shift
Register) si Pseudorandom( Cellular Automata ) .
Numarul de defecte reduse detectate a fost de 520 iar numărul de defecte redus e nedetectate
de 4 .
19

Cucu Cătălin Alexandru
●Generate Random
Figura 9 : Generate Random
Am realizat și un test vector cu ajutorul programului Deductive Fault Simulation si au fost
generate un numar total de 75 vectori test . Numărul de defecte reduse detectate a fost de 520 iar
numarul de defecte redus e nedetectate de 4 .
20

Capitolul 4.Impementarea aplicației
●Shift Register
Am realizat si un test vector cu ajutorul programului Deductive Fault Simulation si au fost
generate un numar total de 96 vectori test.Numărul de defecte reduse detectate a fost de 520 iar
numarul de defecte redus e nedetectate de 4.
Figura 10 : Shift Register
●Cellular Automata
Am realizat si un test vector cu ajutorul programului Deductive Fault Simulation si au fost
generate un numar total de 83 vectori test. Numărul de defecte reduse detectate a fost de 520 iar
numarul de defecte redus e nedetectate de 4.
21

Cucu Cătălin Alexandru
Figura 10 : Cellular Automata
4.3 Descoperirea defectelor nedetectabile
Au fost salvate raportele pentru fiecare caz in parte (random,registru de deplasare,automate
celulare) cu ajutorul Deductive Fault Simulation.În urma salvării rapoartelor au fost descoperite
4 defecte nedetectabile :
●259 b1
●347 b1
●379 b1
●398 b1
După descoperirea lor s-a incercat găsirea defectelor nedetectabile adic ă în ce ramură din
circuitul benchmark ISCAS-85 C432 sunt. În modulul M5 au fost verificate numarele iesirilor
Chan iar apoi au fost notate numerele corespunzatoare din NetList pentru toate defectele din
modulul M5.
22

Capitolul 4.Impementarea aplicației
În Modulul 5 a fost descoperit un defect nedetectabil la intrare intr-o poarta NAND cu
numaăul 424 . Numărul defectului nedetectabil descoperit este 398 b1 .
Figura 11 : Modul M5 cu defecte notate
După cautarea defectelor nedetectabile in modulul 5 s-a inceput cautarea acestor defecte in
Modulul 4 care era legat de Modulul 5 prin defectul l0 cu numarul 414 si au fost descoperite
celalalte 3 defecte nedetectabile . Fiecare din aceste defecte nedetectabile a fost descoperit la
intrarea intr-o poart ă NAND cu numărul 414 . Numerele defectelor nedetectabile sunt: 259 b1 ,
347 b1 , 379 b1 .
23

Cucu Cătălin Alexandru
Figura 12 : Modul M4 cu defecte notate
4.4 Condiția de activare si condiția de propagare
După descoperirea defectelor nedetectabilile au fost create expresiile pentru condiția de
activare si condiția de propagare . În expresia condiției de activare defectele nedetectabile
descoperite sau expresia de unde fac parte a fost egalată cu 0 iar in expresia condiției de
propagare defectele detectabile sau expresiile de unde fac parte au fost egalate cu 1.
După rezolvarea expresiilor condițiilor de activare si propagare s-au intalnit contradicții între
cele doua condiții si rezolvarea expresiilor s-a incheiat.
4.5 Analiza defectelor nedetectate
●391 b1
Defectul 398 b1 poate fi propagat doar la ieșire Chan0 .
Condiția de activare : L5 = 0
Condiția de propagare : : dChan
dc398=1
dar
dChan0
dcan398=dChan0
dc398∗(dc429
dc398)
rezultă :
24

Capitolul 4.Impementarea aplicației
Condiția de propagare 1 : dChan0
dc429=1
Condiția de propagare 2 : dc429
dc398=1
cum
dChan0
dc429=(dc385∗c424∗c427∗c429)
dc398=c385∗c424∗c427=L7∗L6∗L5∗L6∗L5∗l4∗l3=1
rezultă :
L7=1,L6∗l5=1,L6∗L5∗L4∗L3=1
dc429
dc398=dc391∗c398∗c410∗c420
dc398=c391∗c410∗c420=L6∗L2∗L1
rezultă :
L6 = 1 , L2 = 1 , L1 = 0
Este o contradicție între Condiția de activare ( L5 = 0 ) și Condiția de propagare 1 ( L5 = 1)
deci defectul 398 b1 este nedetectabil .
●259 b1
Defectul 259 b1 poate fi propagat doar la ieșirea Chan3 .
Condiția de activare : A0∗PA=0
rezultă : (A0=1)∧(P A=1)
Condiția de propagare : dChan3
dc259=1
dar
dChan
dc259=(dChan3
dL0)∗(dL0
dc259)
25

Cucu Cătălin Alexandru
rezultă :
Condiția de propagare 1 : dChan3
dL0=1
Condiția de propagare 2 : dL0
dc259=1
cumdChan3
dL0=(∏L0L7
Li+L8)
dL0=∏L1L8
Li
rezultă :
L8 * L7 * L6 * L5 * L4 * L3 * L2 * L1 = 1
dL0
dc259=dE0∗c259∗c347∗c379
dc259=E0∗c347∗c379=1
rezultă :
E0=1,c347=B0∗PB=1,c379=C0∗PC=1
adică :
(E0=1)∧(PB=0)∧(PC=0)
Condiția de activare : nu existaă o cerere pe nivelul 0 din A si există o cerere validată în
grupa A
Condiția de propagare 1 : nu există nici o cerere validată pe vreunul din nivelele 8:1 .
Condiția de propagare 2 : nivelul 0 este validat și nici o cerere pe B și nici o cerere pe C .
Contradicția care apare este intre PA = 1 ( C ondiția de activare ) si A0 = 1 ( Condiția de
activare ) și L8 = L7 = L6 = L5 = L4 = L3 = L2 = L1 =1, care conduc la PA = 0 .
Dacă nu există nici o cerere de întrerupere în grupa A, atunci PA= 0 .
Concluzia este ca defectul 259b1 este nedetectabil .
26

Capitolul 4.Impementarea aplicației
●347 b1
Defectul 347 b1 poate fi propagat doar la ieșirea Chan 3 .
Condiția de activare : B0∗PB=0
rezultă : (B0=1)∧(PB=1)
Condiția de propagare : dChan3
dc347=1
dar
dCan3
dc347=(dChan3
dL0)∗(dL0
dc347)
rezultă :
Condiția de propagare 1 : dChan3
dL0
Condiția de propagare 2 : dL0
dc347
cumdChan3
dL0=(∏L0L7
Li+L8)
dL0=∏L1L8
Li
rezultă :
L8 * L7 * L6 * L5 * L4 * L3 * L2 * L1 = 1
dL0
dc347=dE0∗c259∗c347∗c379
dc347=E0∗c259∗c379=1
rezultă :
E0=1,c259=A0∗PA=1,c379=C0∗PC=1
adică :
(E0=1)∧(P A=0)∧(PC=0)
Condiția de activare: nu există o cerere pe nivelul 0 din B si există o cerere validată in grupa
B .
Condiția de propagare 1: nu există nici o cerere validată pe vreunul din nivelele 8:1 .
27

Cucu Cătălin Alexandru
Condiția de propagare 2 : nivelul 0 este validat și nici o cerere pe A și nici o cerere pe C
Contradicția care apare este intre PB = 1 ( Condiția de activare ) si B0 = 1 ( Condiția de
activare ) și L8 = L7 = L6 = L5 = L4 = L3 = L2 = L1 =1, care conduc la PB = 0 .
Dacă nu există nici o cerere de intrerupere în grupa B, atunci PB= 0.
Concluzia este că defectul 347b1 este nedetectabil.
●379 b1
Defectul 379 b1 poate fi propagat doar la ieșirea Chan3 .
Condiția de activare : C0∗PC=0
rezultă :
(C0=1)∧(PC=1)
Condiția de propagare : dChan3
dc379=1
dar
dCan3
dc379=(dChan3
dL0)∗(dL0
dc379)
rezultă :
Condiția de propagare 1 : dChan3
dL0=1
Condiția de propagare 2 : dL0
dc379=1
Cum dChan3
dL0=(∏L0L7
Li+L8)
dL0=∏L1L8
Li
rezultă :
L8 * L7 * L6 * L5 * L4 * L3 * L2 * L1 = 1
dL0
dc379=dE0∗c259∗c347∗c379
dc379=E0∗c347∗c259=1
28

Capitolul 4.Impementarea aplicației
rezultă :
E0=1,c347=B0∗PB=1,c259=A0∗P A=1
adică :
(E0=1)∧(PB=0)∧(P A=0)
Condiția de activare: nu există o cerere pe nivelul 0 din C si există o cerere validată in grupa
C .
Condiția de propagare 1 : nu există nici o cerere validată pe vreunul din nivelele 8:1 .
Condiția de propagare 2 : nivelul 0 este validat și nici o cerere pe A și nici o cerere pe B .
Contradicția care apare este între PC = 1 ( Condiția de activare ) si C0 = 1 ( Condiția de
activare ) și L8 = L7 = L6 = L5 = L4 = L3 = L2 = L1 =1 care conduc la PC = 0 .
Dacă nu există nici o cerere de întrerupere in grupa A, atunci PA= 0.
Concluzia este că defectul 379b1 este nedetectabil.
4.6 Eliminarea defectelor nedetectabile
Defectele recunoscute ca fiind nedectabile vor fi eliminate prin considerarea conexiunilor
implicate egale cu 1.
Defectul Poarta logic ă inițial Dupa corecție
398b1 429 SI-NU-4 SI-NU-3
259b1 414 SI-NU-4 INV
347b1 414 SI-NU-4 INV
379b1 414 SI-NU-4 INV
Tabelul 8 :Tabelul cu defectele eliminate
29

Cucu Cătălin Alexandru
În tabelul următor sunt prezentate valorile ieșirilor circuitului C432 obținute pentru un număr
de 32 vectori de test care detecteaz ă toate defectele detectabile
E A B C PPP Chan
876543210 876543210 876543210 876543210 ABC 3210
111111111 011111111 011111111 011111111 111 0000
111111111 101111111 101111111 101111111 111 1111
111111111 110111111 110111111 110111111 111 1110
111111111 111011111 111011111 111011111 111 1101
111111111 111101111 111101111 111101111 111 1100
111111111 111110111 111110111 111110111 111 1011
111111111 111111011 111111011 111111011 111 1010
111111111 111111101 111111101 111111101 111 1001
111111111 111111110 111111110 111111110 111 100
111111111 111111111 010011111 101111111 010 0110
111111111 111111111 101111111 010000000 010 1111
111111111 111111111 110110101 111111111 010 1110
111111111 111111111 111010111 111111111 010 1101
111111111 111111111 111100111 111111111 010 1100
111111111 111111111 111110111 111111111 010 1011
30

Capitolul 4.Impementarea aplicației
111111111 111111111 111111011 111111111 010 1010
111111111 111111111 111111101 111111111 010 1001
111111111 111111111 111111110 111111111 010 1000
111111111 111111111 111111111 011111111 001 0000
111111111 111111111 111111111 101111111 001 1111
111111111 111111111 111111111 110111111 001 1110
111111111 111111111 111111111 111011111 001 1101
111111111 111111111 111111111 111101111 001 1100
111111111 111111111 111111111 111110111 001 1011
111111111 111111111 111111111 111111011 001 101
100000010 100000010 100000010 100000000 001 1001
011111101 011111101 011111101 011111100 001 1000
111111111 111011011 000100100 000100100 100 1101
111111111 111101001 111111111 111111111 100 1100
111111111 011111111 100000000 100000000 100 0000
111111111 001111111 111111111 001111111 101 0111
000000000 000000000 000000000 000000000 000 0000
Tabel 9 : ieșirile circuitului C432
31

Cucu Cătălin Alexandru
Capitolul 5. Corectarea netlistului
După ce am demonstrat că cele 4 defecte sunt nedetectabile le -am eliminat din netlist dupa
cum urmează :
●259 b1
1. 259 259gat nand 1 2 >sa1 //poarta aceasta dispare
222 104
2. 414 414gat nand 1 4 >sa1 // intrarea 259 dispare și poarta 414 devine dupa corecție :
414 414gat nand 1 3 >sa1
347 379 111
3. 222 213f09 from 213gat >sa1 //ramura de fan-out 22 2 dispare
4. 213 213gat not 9 1 >sa0 >sa1 //valoarea fan-out devine 8
201
După corecție:
213 213gat not 8 1 >sa0 >sa1
201
5. 104 102f02 from 102gat >sa1 //ramura de fan-out dispare
6. 102 102gat inpt 2 0 >sa0 >sa1 //ramanand o singura ramura
103 102f01 from 102gat
După corectie:
103 103gat inpt 1 0 >sa0 >sa1
●347b1
1. 347 347gat nand 1 2 >sa1 // această poartă dispare
328 114
2. 414 414gat nand 1 3 >sa1 //dispare intrarea 347
347 379 111
32

Capitolul 5.Corectarea netlistului
Poarta 414 devine dupa corecție :
414 414gat nand 1 2 >sa1
379 111
3. 328 319f09 from 319gat >sa1 //ramura de fan-out 328 dispare
4. 319 319gat not 9 1 >sa0 >sa1//valoarea fan out devine 8
298
După corecție:
319 319gat not 8 1 >sa0 >sa1
298
5. 114 112f02 from 112gat >sa1 //ramura de fan-out 114 dispare
6. 112 112gat inpt 2 0 >sa0 >sa1 //ramane o singura ramura
113 112f01 from 112gat >sa0
După corecție:
113 113gat inpt 112gat >sa0
●379 b1
1. 379 379gat nand 1 2 >sa1 // această poartă dispare
369 117
2. 414 414gat nand 1 2 >sa1 // dispare intrarea 379
379 111
Poarta 414 devine dupa corecție :
414 414gat not 1 1 >sa1
111
33

Cucu Cătălin Alexandru
3. 369 360f09 from 360gat >sa1 //ramura de fan-out 369 dispare
4. 360 360gat not 9 1 >sa0 >sa1 //valoare fan out devine 8
358
După corecție:
360 360gat not 8 1 >sa0 >sa1
358
5. 117 115f02 from 115gat >sa1 // ramura de fan-out 117 dispare
6.115 115gat inpt 2 0 >sa0 >sa1 //ramane o singura ramură
116 115f01 from 115gat >sa0
După corecție:
116 116gat inpt 1 0 >sa0 >sa1
●398 b1
1. 398 393f05 from 393gat >sa1 // ramura de fan-out 398 dispare
2. 393 393gat nand 5 4 >sa0 >sa1 // dispare 386 și se elimină o ieșire
254 340 374 46
După corecție:
393 393gat nand 4 4 >sa0 >sa1
254 340 374 46
3. 429 429gat nand 1 4 >sa1 //dispare 398
391 398 410 420
Poarta 429 devine după corecție:
429 429gat nand 1 3 >sa1
391 410 420
34

Capitolul 5.Corectarea netlistului
După eliminare defectelor nedetectabile simularea formatului netlist ISAC -85
este :
Figura 13 : simularea formatului netlist ISAC -85
35

Cucu Cătălin Alexandru
Concluzie
Concluzia după terminarea lucrării de licență este că prin calcule făcute cu atenție poți ajunge
la lucrul pe care dorești sa îl realizezi iar eu am dorit să ajung la un controler de întreruperi fără
defecte nedetectabile.
Prin folosirea unor programe ( în cazul meu Deductive Fault Simulation ) se poate realiza
dorința cu o usurita remarcabilă iar în cazul meu acest program m -a ajutat să descopăr defectele
nedetectabile prin simulare formatului netlist ISCAS-85 și salvarea rapoartelor după selectarea a
3 opțiuni selectate la " Optimized start ":Generate Random,Pseudorandom(Shift Register) si
Pseudorandom( Cellular Automata ) .
Pentru a realiza ce îți propui ca o poți face trebuie să deții cunoștințele necesare sau să ai
parte de o carte sau documente cu informații necesare pentru realizarea proiectului iar în cazul
meu am avut de învătat din cursurile unei materii pe care am făcut-o în facultate și anume
Testarea sistemelor de calcul și documente date de către profesorul îndrumator.
Cu ajutorul acesor cursuri și documente am reușit sa descopăr defectele nedetectabile cu
ajutorul programului iar după găsirea lor să pot să le elimin din netlis-ul controler-ului de
întreruperi prin calcularea unor funcții ( Condiția de activare și condiția de propagare pentru
fiecare defect nedetectabil ) să găsesc o contradicție între cele doua condiții să pot demonstra ca
sunt defecte nedetectabile iar apoi să le elimin .
36

Concluzie
Anexa 1
●c432 ISCAS-85 netlis
1 1gat inpt 2 0 >sa0 >sa1
2 1f01 from 1gat
3 1f02 from 1gat >sa1
4 4gat inpt 3 0 >sa0 >sa1
5 4f01 from 4gat >sa1
6 4f02 from 4gat
7 4f03 from 4gat >sa1
8 8gat inpt 2 0 >sa0 >sa1
9 8f01 from 8gat >sa0
10 8f02 from 8gat >sa1
11 11gat inpt 2 0 >sa0 >sa1
12 11f01 from 11gat
13 11f02 from 11gat >sa1
14 14gat inpt 2 0 >sa0 >sa1
15 14f01 from 14gat >sa0
16 14f02 from 14gat >sa1
17 17gat inpt 3 0 >sa0 >sa1
18 17f01 from 17gat >sa1
19 17f02 from 17gat
20 17f03 from 17gat >sa1
21 21gat inpt 2 0 >sa0 >sa1
22 21f01 from 21gat >sa0
23 21f02 from 21gat >sa1
24 24gat inpt 2 0 >sa0 >sa1
25 24f01 from 24gat
26 24f02 from 24gat >sa1
27 27gat inpt 2 0 >sa0 >sa1
28 27f01 from 27gat >sa0
29 27f02 from 27gat >sa1
30 30gat inpt 3 0 >sa0 >sa1
31 30f01 from 30gat >sa1
32 30f02 from 30gat
33 30f03 from 30gat >sa1
34 34gat inpt 2 0 >sa0 >sa1
35 34f01 from 34gat >sa0
36 34f02 from 34gat >sa1
37 37gat inpt 2 0 >sa0 >sa1
38 37f01 from 37gat
39 37f02 from 37gat >sa1
40 40gat inpt 2 0 >sa0 >sa1
41 40f01 from 40gat >sa0
42 40f02 from 40gat >sa1
43 43gat inpt 3 0 >sa0 >sa1
44 43f01 from 43gat >sa1
45 43f02 from 43gat
46 43f03 from 43gat >sa1
47 47gat inpt 2 0 >sa0 >sa1
48 47f01 from 47gat >sa0
49 47f02 from 47gat >sa1
50 50gat inpt 2 0 >sa0 >sa1 51 50f01 from
50gat
52 50f02 from 50gat >sa153 53gat inpt 2 0 >sa0 >sa1
54 53f01 from 53gat >sa0
55 53f02 from 53gat >sa1
56 56gat inpt 3 0 >sa0 >sa1
57 56f01 from 56gat >sa1
58 56f02 from 56gat
59 56f03 from 56gat >sa1
60 60gat inpt 2 0 >sa0 >sa1
61 60f01 from 60gat >sa0
62 60f02 from 60gat >sa1
63 63gat inpt 2 0 >sa0 >sa1
64 63f01 from 63gat
65 63f02 from 63gat >sa1
66 66gat inpt 2 0 >sa0 >sa1
67 66f01 from 66gat >sa0
68 66f02 from 66gat >sa1
69 69gat inpt 3 0 >sa0 >sa1
70 69f01 from 69gat >sa1
71 69f02 from 69gat
72 69f03 from 69gat >sa1
73 73gat inpt 2 0 >sa0 >sa1
74 73f01 from 73gat >sa0
75 73f02 from 73gat >sa1
76 76gat inpt 2 0 >sa0 >sa1
77 76f01 from 76gat
78 76f02 from 76gat >sa1
79 79gat inpt 2 0 >sa0 >sa1
80 79f01 from 79gat >sa0
81 79f02 from 79gat >sa1
82 82gat inpt 3 0 >sa0 >sa1
83 82f01 from 82gat >sa1
84 82f02 from 82gat
85 82f03 from 82gat >sa1
86 86gat inpt 2 0 >sa0 >sa1
87 86f01 from 86gat >sa0
88 86f02 from 86gat >sa1
89 89gat inpt 2 0 >sa0 >sa1
90 89f01 from 89gat
91 89f02 from 89gat >sa1
92 92gat inpt 2 0 >sa0 >sa1
93 92f01 from 92gat >sa0
94 92f02 from 92gat >sa1
95 95gat inpt 3 0 >sa0 >sa1
96 95f01 from 95gat >sa1
97 95f02 from 95gat
98 95f03 from 95gat >sa1
99 99gat inpt 2 0 >sa0 >sa1
100 99f01 from 99gat >sa0
101 99f02 from 99gat >sa1
102 102gat inpt 2 0 >sa0 >sa1
103 102f01 from 102gat
104 102f02 from 102gat >sa1
37

Cucu Cătălin Alexandru
105 105gat inpt 2 0 >sa0 >sa1
106 105f01 from 105gat >sa0
107 105f02 from 105gat >sa1
108 108gat inpt 3 0 >sa0 >sa1
109 108f01 from 108gat >sa1
110 108f02 from 108gat
111 108f03 from 108gat >sa1
112 112gat inpt 2 0 >sa0 >sa1
113 112f01 from 112gat >sa0
114 112f02 from 112gat >sa1
115 115gat inpt 2 0 >sa0 >sa1
116 115f01 from 115gat >sa0
117 115f02 from 115gat >sa1
118 118gat not 1 1 >sa1
2
119 119gat not 2 1 >sa0 >sa1
6
120 119f01 from 119gat >sa0
121 119f02 from 119gat >sa0
122 122gat not 1 1 >sa1
12
123 123gat not 2 1 >sa0 >sa1
19
124 123f01 from 123gat >sa0
125 123f02 from 123gat >sa0
126 126gat not 1 1 >sa1
25
127 127gat not 2 1 >sa0 >sa1
32
128 127f01 from 127gat >sa0
129 127f02 from 127gat >sa0
130 130gat not 1 1 >sa1
38
131 131gat not 2 1 >sa0 >sa1
45
132 131f01 from 131gat >sa0
133 131f02 from 131gat >sa0
134 134gat not 1 1 >sa1
51
135 135gat not 2 1 >sa0 >sa1
58
136 135f01 from 135gat >sa0
137 135f02 from 135gat >sa0
138 138gat not 1 1 >sa1
64
139 139gat not 2 1 >sa0 >sa1
71
140 139f01 from 139gat >sa0
141 139f02 from 139gat >sa0
142 142gat not 1 1 >sa1
77
143 143gat not 2 1 >sa0 >sa1
84
144 143f01 from 143gat >sa0
145 143f02 from 143gat >sa0
146 146gat not 1 1 >sa1
90147 147gat not 2 1 >sa0 >sa1
97
148 147f01 from 147gat >sa0
149 147f02 from 147gat >sa0
150 150gat not 1 1 >sa1
103
151 151gat not 2 1 >sa0 >sa1
110
152 151f01 from 151gat >sa0
153 151f02 from 151gat >sa0
154 154gat nand 2 2 >sa0 >sa1
118 5
155 154f01 from 154gat >sa1
156 154f02 from 154gat >sa0 >sa1
157 157gat nor 1 2 >sa1
9 120
158 158gat nor 1 2 >sa1
15 121
159 159gat nand 2 2 >sa0 >sa1
122 18
160 159f01 from 159gat >sa1
161 159f02 from 159gat >sa0 >sa1
162 162gat nand 2 2 >sa0 >sa1
126 31
163 162f01 from 162gat >sa1
164 162f02 from 162gat >sa0 >sa1
165 165gat nand 2 2 >sa0 >sa1
130 44
166 165f01 from 165gat >sa1
167 165f02 from 165gat >sa0 >sa1
168 168gat nand 2 2 >sa0 >sa1
134 57
169 168f01 from 168gat >sa1
170 168f02 from 168gat >sa0 >sa1
171 171gat nand 2 2 >sa0 >sa1
138 70
172 171f01 from 171gat >sa1
173 171f02 from 171gat >sa0 >sa1
174 174gat nand 2 2 >sa0 >sa1
142 83
175 174f01 from 174gat >sa1
176 174f02 from 174gat >sa0 >sa1
177 177gat nand 2 2 >sa0 >sa1
146 96
178 177f01 from 177gat >sa1
179 177f02 from 177gat >sa0 >sa1
180 180gat nand 2 2 >sa0 >sa1
150 109
181 180f01 from 180gat >sa1
182 180f02 from 180gat >sa0 >sa1
183 183gat nor 1 2 >sa1
22 124
184 184gat nor 1 2 >sa1
28 125
185 185gat nor 1 2 >sa1
35 128
38

Concluzie
186 186gat nor 1 2 >sa1
41 129
187 187gat nor 1 2 >sa1
48 132
188 188gat nor 1 2 >sa1
54 133
189 189gat nor 1 2 >sa1
61 136
190 190gat nor 1 2 >sa1
67 137
191 191gat nor 1 2 >sa1
74 140
192 192gat nor 1 2 >sa1
80 141
193 193gat nor 1 2 >sa1
87 144
194 194gat nor 1 2 >sa1
93 145
195 195gat nor 1 2 >sa1
100 148
196 196gat nor 1 2 >sa1
106 149
197 197gat nor 1 2 >sa1
113 152
198 198gat nor 1 2 >sa1
116 153
199 199gat and 3 9 >sa0 >sa1
155 160 163 166 169 172 175 178 181
200 199f01 from 199gat
201 199f02 from 199gat
202 199f03 from 199gat
203 203gat not 9 1 >sa0 >sa1
200
204 203f01 from 203gat >sa0 >sa1
205 203f02 from 203gat >sa0 >sa1
206 203f03 from 203gat >sa0 >sa1
207 203f04 from 203gat >sa0 >sa1
208 203f05 from 203gat >sa0 >sa1
209 203f06 from 203gat >sa0 >sa1
210 203f07 from 203gat >sa0 >sa1
211 203f08 from 203gat >sa0 >sa1
212 203f09 from 203gat >sa0 >sa1
213 213gat not 9 1 >sa0 >sa1
201
214 213f01 from 213gat >sa1
215 213f02 from 213gat >sa1
216 213f03 from 213gat >sa1
217 213f04 from 213gat >sa1
218 213f05 from 213gat >sa1
219 213f06 from 213gat >sa1
220 213f07 from 213gat >sa1
221 213f08 from 213gat >sa1
222 213f09 from 213gat >sa1
223 223gat not 0 1 >sa0 >sa1
202
224 224gat xor 2 2 >sa0 >sa1
204 156225 224f01 from 224gat >sa1
226 224f02 from 224gat >sa1
227 227gat xor 2 2 >sa0 >sa1
205 161
228 227f01 from 227gat >sa1
229 227f02 from 227gat >sa1
230 230gat xor 2 2 >sa0 >sa1
206 164
231 230f01 from 230gat >sa1
232 230f02 from 230gat >sa1
233 233gat xor 2 2 >sa0 >sa1
207 167
234 233f01 from 233gat >sa1
235 233f02 from 233gat >sa1
236 236gat xor 2 2 >sa0 >sa1
208 170
237 236f01 from 236gat >sa1
238 236f02 from 236gat >sa1
239 239gat xor 2 2 >sa0 >sa1
209 173
240 239f01 from 239gat >sa1
241 239f02 from 239gat >sa1
242 242gat nand 1 2 >sa1
3 214
243 243gat xor 2 2 >sa0 >sa1
210 176
244 243f01 from 243gat >sa1
245 243f02 from 243gat >sa1
246 246gat nand 1 2 >sa1
215 13
247 247gat xor 2 2 >sa0 >sa1
211 179
248 247f01 from 247gat >sa1
249 247f02 from 247gat >sa1
250 250gat nand 1 2 >sa1
216 26
251 251gat xor 2 2 >sa0 >sa1
212 182
252 251f01 from 251gat >sa1
253 251f02 from 251gat >sa1
254 254gat nand 1 2 >sa1
217 39
255 255gat nand 1 2 >sa1
218 52
256 256gat nand 1 2 >sa1
219 65
257 257gat nand 1 2 >sa1
220 78
258 258gat nand 1 2 >sa1
221 91
259 259gat nand 1 2 >sa1
222 104
260 260gat nand 2 2 >sa0 >sa1
225 157
261 260f01 from 260gat >sa1
262 260f02 from 260gat >sa0 >sa1
263 263gat nand 1 2
39

Cucu Cătălin Alexandru
264 264gat nand 2 2 >sa0 >sa1
228 183
265 264f01 from 264gat >sa1
266 264f02 from 264gat >sa0 >sa1
267 267gat nand 2 2 >sa0 >sa1
231 185
268 267f01 from 267gat >sa1
269 267f02 from 267gat >sa0 >sa1
270 270gat nand 2 2 >sa0 >sa1
234 187
271 270f01 from 270gat >sa1
272 270f02 from 270gat >sa0 >sa1
273 273gat nand 2 2 >sa0 >sa1
237 189
274 273f01 from 273gat >sa1
275 273f02 from 273gat >sa0 >sa1
276 276gat nand 2 2 >sa0 >sa1
240 191
277 276f01 from 276gat >sa1
278 276f02 from 276gat >sa0 >sa1
279 279gat nand 2 2 >sa0 >sa1
244 193
280 279f01 from 279gat >sa1
281 279f02 from 279gat >sa0 >sa1
282 282gat nand 2 2 >sa0 >sa1
248 195
283 282f01 from 282gat >sa1
284 282f02 from 282gat >sa0 >sa1
285 285gat nand 2 2 >sa0 >sa1
252 197
286 285f01 from 285gat >sa1
287 285f02 from 285gat >sa0 >sa1
288 288gat nand 1 2
229 184
289 289gat nand 1 2
232 186
290 290gat nand 1 2
235 188
291 291gat nand 1 2
238 190
292 292gat nand 1 2
241 192
293 293gat nand 1 2
245 194
294 294gat nand 1 2
249 196
295 295gat nand 1 2
253 198
296 296gat and 3 9 >sa0 >sa1
261 265 268 271 274 277 280 283 286
297 296f01 from 296gat
298 296f02 from 296gat
299 296f03 from 296gat
300 300gat not 1 1 >sa1
263
301 301gat not 1 1 >sa1
288 302 302gat not 1 1 >sa1
289
303 303gat not 1 1 >sa1
290
304 304gat not 1 1 >sa1
291
305 305gat not 1 1 >sa1
292
306 306gat not 1 1 >sa1
293
307 307gat not 1 1 >sa1
294
308 308gat not 1 1 >sa1
295
309 309gat not 9 1 >sa0 >sa1
297
310 309f01 from 309gat >sa0 >sa1
311 309f02 from 309gat >sa0 >sa1
312 309f03 from 309gat >sa0 >sa1
313 309f04 from 309gat >sa0 >sa1
314 309f05 from 309gat >sa0 >sa1
315 309f06 from 309gat >sa0 >sa1
316 309f07 from 309gat >sa0 >sa1
317 309f08 from 309gat >sa0 >sa1
318 309f09 from 309gat >sa0 >sa1
319 319gat not 9 1 >sa0 >sa1
298
320 319f01 from 319gat >sa1
321 319f02 from 319gat >sa1
322 319f03 from 319gat >sa1
323 319f04 from 319gat >sa1
324 319f05 from 319gat >sa1
325 319f06 from 319gat >sa1
326 319f07 from 319gat >sa1
327 319f08 from 319gat >sa1
328 319f09 from 319gat >sa1
329 329gat not 0 1 >sa0 >sa1
299
330 330gat xor 1 2 >sa1
310 262
331 331gat xor 1 2 >sa1
311 266
332 332gat xor 1 2 >sa1
312 269
333 333gat xor 1 2 >sa1
313 272
334 334gat nand 1 2 >sa1
10 320
335 335gat xor 1 2 >sa1
314 275
336 336gat nand 1 2 >sa1
321 23
337 337gat xor 1 2 >sa1
315 278
338 338gat nand 1 2 >sa1
322 36

40

Concluzie
339 339gat xor 1 2 >sa1
316 281
340 340gat nand 1 2 >sa1
323 49
341 341gat xor 1 2 >sa1
317 284
342 342gat nand 1 2 >sa1
324 62
343 343gat xor 1 2 >sa1
318 287
344 344gat nand 1 2 >sa1
325 75
345 345gat nand 1 2 >sa1
326 88
346 346gat nand 1 2 >sa1
327 101
347 347gat nand 1 2 >sa1
328 114
348 348gat nand 1 2 >sa1
330 300
349 349gat nand 1 2 >sa1
331 301
350 350gat nand 1 2 >sa1
332 302
351 351gat nand 1 2 >sa1
333 303
352 352gat nand 1 2 >sa1
335 304
353 353gat nand 1 2 >sa1
337 305
354 354gat nand 1 2 >sa1
339 306
355 355gat nand 1 2 >sa1
341 307
356 356gat nand 1 2 >sa1
343 308
357 357gat and 2 9 >sa0 >sa1
348 349 350 351 352 353 354 355 356
358 357f01 from 357gat
359 357f02 from 357gat
360 360gat not 9 1 >sa0 >sa1
358
361 360f01 from 360gat >sa1
362 360f02 from 360gat >sa1
363 360f03 from 360gat >sa1
364 360f04 from 360gat >sa1
365 360f05 from 360gat >sa1
366 360f06 from 360gat >sa1
367 360f07 from 360gat >sa1
368 360f08 from 360gat >sa1
369 360f09 from 360gat >sa1
370 370gat not 0 1 >sa0 >sa1
359
371 371gat nand 1 2 >sa1
16 361
372 372gat nand 1 2 >sa1
362 29 373 373gat nand 1 2 >sa1
363 42
374 374gat nand 1 2 >sa1
364 55
375 375gat nand 1 2 >sa1
365 68
376 376gat nand 1 2 >sa1
366 81
377 377gat nand 1 2 >sa1
367 94
378 378gat nand 1 2 >sa1
368 107
379 379gat nand 1 2 >sa1
369 117
380 380gat nand 1 4
7 242 334 371
381 381gat nand 4 4 >sa0 >sa1
246 336 372 20
382 381f01 from 381gat >sa1
383 381f02 from 381gat >sa1
384 381f03 from 381gat >sa1
385 381f04 from 381gat >sa1
386 386gat nand 6 4 >sa0 >sa1
250 338 373 33
387 386f01 from 386gat >sa1
388 386f02 from 386gat >sa1
389 386f03 from 386gat >sa1
390 386f04 from 386gat >sa1
391 386f05 from 386gat >sa1
392 386f06 from 386gat >sa1
393 393gat nand 5 4 >sa0 >sa1
254 340 374 46
394 393f01 from 393gat >sa1
395 393f02 from 393gat
396 393f03 from 393gat >sa1
397 393f04 from 393gat >sa1
398 393f05 from 393gat >sa1
399 399gat nand 4 4 >sa0 >sa1
255 342 375 59
400 399f01 from 399gat >sa1
401 399f02 from 399gat >sa1
402 399f03 from 399gat >sa1
403 399f04 from 399gat >sa1
404 404gat nand 2 4 >sa0 >sa1
256 344 376 72
405 404f01 from 404gat >sa1
406 404f02 from 404gat
407 407gat nand 3 4 >sa0 >sa1
257 345 377 85
408 407f01 from 407gat >sa1
409 407f02 from 407gat
410 407f03 from 407gat >sa1
411 411gat nand 2 4 >sa0 >sa1
258 346 378 98
412 411f01 from 411gat >sa1
413 411f02 from 411gat

41

Cucu Cătălin Alexandru
414 414gat nand 1 4 >sa1
259 347 379 111
415 415gat not 1 1 >sa0
380
416 416gat and 1 8 >sa0
382 387 394 400 405 408 412 414
417 417gat not 1 1 >sa1
395
418 418gat not 1 1 >sa1
406
419 419gat not 1 1 >sa1
409
420 420gat not 1 1 >sa1
413
421 421gat nor 0 2 >sa0 >sa1
415 416>sa0 >sa1
388 417
423 422f01 from 422gat >sa1
424 422f02 from 422gat >sa1
425 425gat nand 2 4 >sa0 >sa1
389 396 418 401
426 425f01 from 425gat >sa1
427 425f02 from 425gat >sa1
422 422gat nand 2 2
428 428gat nand 1 3 >sa1
402 397 419
429 429gat nand 1 4 >sa1
391 398 410 420
430 430gat nand 0 4 >sa0 >sa1
383 390 423 403
431 431gat nand 0 4 >sa0 >sa1
384 392 426 428
432 432gat nand 0 4 >sa0 >sa1
385 424 427 429
Tabel 10 : c432 ISCAS-85 netlis
Fisier Raport
●Raport Autocelluala
Prin reluarea cu setarea Autocelula în fișierul raport mi-au ieșit 4 vectori nedetectati:
Undetected faults after 83 test vectors:
(104b0) (114b0) (117b0) (222b0) 259b1 (328b0) 347b1 (369b0) 379b1 398b1
●Raport AutoGenerate
Prin reluarea cu setarea AutoGenerate în fișierul raport mi-au ieșit 4 vectori nedetectati:
Undetected faults after 79 test vectors:
(104b0) (114b0) (117b0) (222b0) 259b1 (328b0) 347b1 (369b0) 379b1 398b1
42

Concluzie
●Raport Random Shift
Prin reluarea cu setarea Random Shift în fișierul raport mi-au ieșit 4 vectori nedetectati:
Undetected faults after 96 test vectors:
(104b0) (114b0) (117b0) (222b0) 259b1 (328b0) 347b1 (369b0) 379b1 398b1
Anexa 2
●c432 ISCAS-85 netlis după eliminarea defectelor nedetectabile
1 1gat inpt 2 0 >sa0 >sa1
2 1f01 from 1gat
3 1f02 from 1gat >sa1
4 4gat inpt 3 0 >sa0 >sa1
5 4f01 from 4gat >sa1
6 4f02 from 4gat
7 4f03 from 4gat >sa1
8 8gat inpt 2 0 >sa0 >sa1
9 8f01 from 8gat >sa0
10 8f02 from 8gat >sa1
11 11gat inpt 2 0 >sa0 >sa1
12 11f01 from 11gat
13 11f02 from 11gat >sa1
14 14gat inpt 2 0 >sa0 >sa1
15 14f01 from 14gat >sa0
16 14f02 from 14gat >sa1
17 17gat inpt 3 0 >sa0 >sa1
18 17f01 from 17gat >sa1
19 17f02 from 17gat
20 17f03 from 17gat >sa1
21 21gat inpt 2 0 >sa0 >sa1
22 21f01 from 21gat >sa0
23 21f02 from 21gat >sa1
24 24gat inpt 2 0 >sa0 >sa1
25 24f01 from 24gat
26 24f02 from 24gat >sa1
27 27gat inpt 2 0 >sa0 >sa1
28 27f01 from 27gat >sa0
29 27f02 from 27gat >sa1
30 30gat inpt 3 0 >sa0 >sa1
31 30f01 from 30gat >sa1
32 30f02 from 30gat
33 30f03 from 30gat >sa1
34 34gat inpt 2 0 >sa0 >sa1
35 34f01 from 34gat >sa0
36 34f02 from 34gat >sa1
37 37gat inpt 2 0 >sa0 >sa1
38 37f01 from 37gat
39 37f02 from 37gat >sa1
40 40gat inpt 2 0 >sa0 >sa1
41 40f01 from 40gat >sa0
42 40f02 from 40gat >sa1 43 43gat inpt 3 0 >sa0 >sa1
44 43f01 from 43gat >sa1
45 43f02 from 43gat
46 43f03 from 43gat >sa1
47 47gat inpt 2 0 >sa0 >sa1
48 47f01 from 47gat >sa0
49 47f02 from 47gat >sa1
50 50gat inpt 2 0 >sa0 >sa1
51 50f01 from 50gat
52 50f02 from 50gat >sa1
53 53gat inpt 2 0 >sa0 >sa1
54 53f01 from 53gat >sa0
55 53f02 from 53gat >sa1
56 56gat inpt 3 0 >sa0 >sa1
57 56f01 from 56gat >sa1
58 56f02 from 56gat
59 56f03 from 56gat >sa1
60 60gat inpt 2 0 >sa0 >sa1
61 60f01 from 60gat >sa0
62 60f02 from 60gat >sa1
63 63gat inpt 2 0 >sa0 >sa1
64 63f01 from 63gat
65 63f02 from 63gat >sa1
66 66gat inpt 2 0 >sa0 >sa1
67 66f01 from 66gat >sa0
68 66f02 from 66gat >sa1
69 69gat inpt 3 0 >sa0 >sa1
70 69f01 from 69gat >sa1
71 69f02 from 69gat
72 69f03 from 69gat >sa1
73 73gat inpt 2 0 >sa0 >sa1
74 73f01 from 73gat >sa0
75 73f02 from 73gat >sa1
76 76gat inpt 2 0 >sa0 >sa1
77 76f01 from 76gat
78 76f02 from 76gat >sa1
79 79gat inpt 2 0 >sa0 >sa1
80 79f01 from 79gat >sa0
81 79f02 from 79gat >sa1
82 82gat inpt 3 0 >sa0 >sa1
83 82f01 from 82gat >sa1
84 82f02 from 82gat
43

Cucu Cătălin Alexandru
85 82f03 from 82gat >sa1
86 86gat inpt 2 0 >sa0 >sa1
87 86f01 from 86gat >sa0
88 86f02 from 86gat >sa1
89 89gat inpt 2 0 >sa0 >sa1
90 89f01 from 89gat
91 89f02 from 89gat >sa1
92 92gat inpt 2 0 >sa0 >sa1
93 92f01 from 92gat >sa0
94 92f02 from 92gat >sa1
95 95gat inpt 3 0 >sa0 >sa1
96 95f01 from 95gat >sa1
97 95f02 from 95gat
98 95f03 from 95gat >sa1
99 99gat inpt 2 0 >sa0 >sa1
100 99f01 from 99gat >sa0
101 99f02 from 99gat >sa1
103 103gat inpt 1 0 >sa0 >sa1
105 105gat inpt 2 0 >sa0 >sa1
106 105f01 from 105gat >sa0
107 105f02 from 105gat >sa1
108 108gat inpt 3 0 >sa0 >sa1
109 108f01 from 108gat >sa1
110 108f02 from 108gat
111 108f03 from 108gat >sa1
113 113gat inpt 1 0 >sa0 >sa1
116 116gat inpt 1 0 >sa0 >sa1
118 118gat not 1 1 >sa1
2
119 119gat not 2 1 >sa0 >sa1
6
120 119f01 from 119gat >sa0
121 119f02 from 119gat >sa0
122 122gat not 1 1 >sa1
12
123 123gat not 2 1 >sa0 >sa1
19
124 123f01 from 123gat >sa0
125 123f02 from 123gat >sa0
126 126gat not 1 1 >sa1
25
127 127gat not 2 1 >sa0 >sa1
32
128 127f01 from 127gat >sa0
129 127f02 from 127gat >sa0
130 130gat not 1 1 >sa1
38
131 131gat not 2 1 >sa0 >sa1
45
132 131f01 from 131gat >sa0
133 131f02 from 131gat >sa0
134 134gat not 1 1 >sa1
51
135 135gat not 2 1 >sa0 >sa1
58
136 135f01 from 135gat >sa0
137 135f02 from 135gat >sa0 138 138gat not 1 1 >sa1
64
139 139gat not 2 1 >sa0 >sa1
71
140 139f01 from 139gat >sa0
141 139f02 from 139gat >sa0
142 142gat not 1 1 >sa1
77
143 143gat not 2 1 >sa0 >sa1
84
144 143f01 from 143gat >sa0
145 143f02 from 143gat >sa0
146 146gat not 1 1 >sa1
90
147 147gat not 2 1 >sa0 >sa1
97
148 147f01 from 147gat >sa0
149 147f02 from 147gat >sa0
150 150gat not 1 1 >sa1
103
151 151gat not 2 1 >sa0 >sa1
110
152 151f01 from 151gat >sa0
153 151f02 from 151gat >sa0
154 154gat nand 2 2 >sa0 >sa1
118 5
155 154f01 from 154gat >sa1
156 154f02 from 154gat >sa0 >sa1
157 157gat nor 1 2 >sa1
9 120
158 158gat nor 1 2 >sa1
15 121
159 159gat nand 2 2 >sa0 >sa1
122 18
160 159f01 from 159gat >sa1
161 159f02 from 159gat >sa0 >sa1
162 162gat nand 2 2 >sa0 >sa1
126 31
163 162f01 from 162gat >sa1
164 162f02 from 162gat >sa0 >sa1
165 165gat nand 2 2 >sa0 >sa1
130 44
166 165f01 from 165gat >sa1
167 165f02 from 165gat >sa0 >sa1
168 168gat nand 2 2 >sa0 >sa1
134 57
169 168f01 from 168gat >sa1
170 168f02 from 168gat >sa0 >sa1
171 171gat nand 2 2 >sa0 >sa1
138 70
172 171f01 from 171gat >sa1
173 171f02 from 171gat >sa0 >sa1
174 174gat nand 2 2 >sa0 >sa1
142 83
175 174f01 from 174gat >sa1
176 174f02 from 174gat >sa0 >sa1
177 177gat nand 2 2 >sa0 >sa1
44

Concluzie
178 177f01 from 177gat >sa1
179 177f02 from 177gat >sa0 >sa1
180 180gat nand 2 2 >sa0 >sa1
150 109
181 180f01 from 180gat >sa1
182 180f02 from 180gat >sa0 >sa1
183 183gat nor 1 2 >sa1
22 124
184 184gat nor 1 2 >sa1
28 125
185 185gat nor 1 2 >sa1
35 128
186 186gat nor 1 2 >sa1
41 129
187 187gat nor 1 2 >sa1
48 132
188 188gat nor 1 2 >sa1
54 133
189 189gat nor 1 2 >sa1
61 136
190 190gat nor 1 2 >sa1
67 137
191 191gat nor 1 2 >sa1
74 140
192 192gat nor 1 2 >sa1
80 141
193 193gat nor 1 2 >sa1
87 144
194 194gat nor 1 2 >sa1
93 145
195 195gat nor 1 2 >sa1
100 148
196 196gat nor 1 2 >sa1
106 149
197 197gat nor 1 2 >sa1
113 152
198 198gat nor 1 2 >sa1
116 153
199 199gat and 3 9 >sa0 >sa1
155 160 163 166 169 172 175 178 181
200 199f01 from 199gat
201 199f02 from 199gat
202 199f03 from 199gat
203 203gat not 9 1 >sa0 >sa1
200
204 203f01 from 203gat >sa0 >sa1
205 203f02 from 203gat >sa0 >sa1
206 203f03 from 203gat >sa0 >sa1
207 203f04 from 203gat >sa0 >sa1
208 203f05 from 203gat >sa0 >sa1
209 203f06 from 203gat >sa0 >sa1
210 203f07 from 203gat >sa0 >sa1
211 203f08 from 203gat >sa0 >sa1
212 203f09 from 203gat >sa0 >sa1
213 213gat not 8 1 >sa0 >sa1
201
214 213f01 from 213gat >sa1
215 213f02 from 213gat >sa1
216 213f03 from 213gat >sa1
217 213f04 from 213gat >sa1
218 213f05 from 213gat >sa1
219 213f06 from 213gat >sa1
220 213f07 from 213gat >sa1
221 213f08 from 213gat >sa1

223 223gat not 0 1 >sa0 >sa1
202
224 224gat xor 2 2 >sa0 >sa1
204 156
225 224f01 from 224gat >sa1
226 224f02 from 224gat >sa1
227 227gat xor 2 2 >sa0 >sa1
205 161
228 227f01 from 227gat >sa1
229 227f02 from 227gat >sa1
230 230gat xor 2 2 >sa0 >sa1
206 164
231 230f01 from 230gat >sa1
232 230f02 from 230gat >sa1
233 233gat xor 2 2 >sa0 >sa1
207 167
234 233f01 from 233gat >sa1
235 233f02 from 233gat >sa1
236 236gat xor 2 2 >sa0 >sa1
208 170
237 236f01 from 236gat >sa1
238 236f02 from 236gat >sa1
239 239gat xor 2 2 >sa0 >sa1
209 173
240 239f01 from 239gat >sa1
241 239f02 from 239gat >sa1
242 242gat nand 1 2 >sa1
3 214
243 243gat xor 2 2 >sa0 >sa1
210 176
244 243f01 from 243gat >sa1
245 243f02 from 243gat >sa1
246 246gat nand 1 2 >sa1
215 13
247 247gat xor 2 2 >sa0 >sa1
211 179
248 247f01 from 247gat >sa1
249 247f02 from 247gat >sa1
250 250gat nand 1 2 >sa1
216 26
251 251gat xor 2 2 >sa0 >sa1
212 182
252 251f01 from 251gat >sa1
253 251f02 from 251gat >sa1
254 254gat nand 1 2 >sa1
217 39
255 255gat nand 1 2 >sa1
218 52
45

Cucu Cătălin Alexandru
256 256gat nand 1 2 >sa1
219 65
257 257gat nand 1 2 >sa1
220 78
258 258gat nand 1 2 >sa1
221 91
260 260gat nand 2 2 >sa0 >sa1
225 157
261 260f01 from 260gat >sa1
262 260f02 from 260gat >sa0 >sa1
263 263gat nand 1 2
226 158
264 264gat nand 2 2 >sa0 >sa1
228 183
265 264f01 from 264gat >sa1
266 264f02 from 264gat >sa0 >sa1
267 267gat nand 2 2 >sa0 >sa1
231 185
268 267f01 from 267gat >sa1
269 267f02 from 267gat >sa0 >sa1
270 270gat nand 2 2 >sa0 >sa1
234 187
271 270f01 from 270gat >sa1
272 270f02 from 270gat >sa0 >sa1
273 273gat nand 2 2 >sa0 >sa1
237 189
274 273f01 from 273gat >sa1
275 273f02 from 273gat >sa0 >sa1
276 276gat nand 2 2 >sa0 >sa1
240 191
277 276f01 from 276gat >sa1
278 276f02 from 276gat >sa0 >sa1
279 279gat nand 2 2 >sa0 >sa1
244 193
280 279f01 from 279gat >sa1
281 279f02 from 279gat >sa0 >sa1
282 282gat nand 2 2 >sa0 >sa1
248 195
283 282f01 from 282gat >sa1
284 282f02 from 282gat >sa0 >sa1
285 285gat nand 2 2 >sa0 >sa1
252 197
286 285f01 from 285gat >sa1
287 285f02 from 285gat >sa0 >sa1
288 288gat nand 1 2
229 184
289 289gat nand 1 2
232 186
290 290gat nand 1 2
235 188
291 291gat nand 1 2
238 190
292 292gat nand 1 2
241 192
293 293gat nand 1 2
245 194 294 294gat nand 1 2
249 196
295 295gat nand 1 2
253 198
296 296gat and 3 9 >sa0 >sa1
261 265 268 271 274 277 280 283 286
297 296f01 from 296gat
298 296f02 from 296gat
299 296f03 from 296gat
300 300gat not 1 1 >sa1
263
301 301gat not 1 1 >sa1
288
302 302gat not 1 1 >sa1
289
303 303gat not 1 1 >sa1
290
304 304gat not 1 1 >sa1
291
305 305gat not 1 1 >sa1
292
306 306gat not 1 1 >sa1
293
307 307gat not 1 1 >sa1
294
308 308gat not 1 1 >sa1
295
309 309gat not 9 1 >sa0 >sa1
297
310 309f01 from 309gat >sa0 >sa1
311 309f02 from 309gat >sa0 >sa1
312 309f03 from 309gat >sa0 >sa1
313 309f04 from 309gat >sa0 >sa1
314 309f05 from 309gat >sa0 >sa1
315 309f06 from 309gat >sa0 >sa1
316 309f07 from 309gat >sa0 >sa1
317 309f08 from 309gat >sa0 >sa1
318 309f09 from 309gat >sa0 >sa1
319 319gat not 8 1 >sa0 >sa1
298
320 319f01 from 319gat >sa1
321 319f02 from 319gat >sa1
322 319f03 from 319gat >sa1
323 319f04 from 319gat >sa1
324 319f05 from 319gat >sa1
325 319f06 from 319gat >sa1
326 319f07 from 319gat >sa1
327 319f08 from 319gat >sa1
329 329gat not 0 1 >sa0 >sa1
299
330 330gat xor 1 2 >sa1
310 262
331 331gat xor 1 2 >sa1
311 266
332 332gat xor 1 2 >sa1
312 269
46

Concluzie
333 333gat xor 1 2 >sa1
313 272
334 334gat nand 1 2 >sa1
10 320
335 335gat xor 1 2 >sa1
314 275
336 336gat nand 1 2 >sa1
321 23
337 337gat xor 1 2 >sa1
315 278
338 338gat nand 1 2 >sa1
322 36
339 339gat xor 1 2 >sa1
316 281
340 340gat nand 1 2 >sa1
323 49
341 341gat xor 1 2 >sa1
317 284
342 342gat nand 1 2 >sa1
324 62
343 343gat xor 1 2 >sa1
318 287
344 344gat nand 1 2 >sa1
325 75
345 345gat nand 1 2 >sa1
326 88
346 346gat nand 1 2 >sa1
327 101
348 348gat nand 1 2 >sa1
330 300
349 349gat nand 1 2 >sa1
331 301
350 350gat nand 1 2 >sa1
332 302
351 351gat nand 1 2 >sa1
333 303
352 352gat nand 1 2 >sa1
335 304
353 353gat nand 1 2 >sa1
337 305
354 354gat nand 1 2 >sa1
339 306
355 355gat nand 1 2 >sa1
341 307
356 356gat nand 1 2 >sa1
343 308
357 357gat and 2 9 >sa0 >sa1
348 349 350 351 352 353 354 355 356
358 357f01 from 357gat
359 357f02 from 357gat
360 360gat not 8 1 >sa0 >sa1
358
361 360f01 from 360gat >sa1
362 360f02 from 360gat >sa1
363 360f03 from 360gat >sa1
364 360f04 from 360gat >sa1
365 360f05 from 360gat >sa1 366 360f06 from 360gat >sa1
367 360f07 from 360gat >sa1
368 360f08 from 360gat >sa1
370 370gat not 0 1 >sa0 >sa1
359
371 371gat nand 1 2 >sa1
16 361
372 372gat nand 1 2 >sa1
362 29
373 373gat nand 1 2 >sa1
363 42
374 374gat nand 1 2 >sa1
364 55
375 375gat nand 1 2 >sa1
365 68
376 376gat nand 1 2 >sa1
366 81
377 377gat nand 1 2 >sa1
367 94
378 378gat nand 1 2 >sa1
368 107
380 380gat nand 1 4
7 242 334 371
381 381gat nand 4 4 >sa0 >sa1
246 336 372 20
382 381f01 from 381gat >sa1
383 381f02 from 381gat >sa1
384 381f03 from 381gat >sa1
385 381f04 from 381gat >sa1
386 386gat nand 6 4 >sa0 >sa1
250 338 373 33
387 386f01 from 386gat >sa1
388 386f02 from 386gat >sa1
389 386f03 from 386gat >sa1
390 386f04 from 386gat >sa1
391 386f05 from 386gat >sa1
392 386f06 from 386gat >sa1
393 393gat nand 4 4 >sa0 >sa1
254 340 374 46
394 393f01 from 393gat >sa1
395 393f02 from 393gat
396 393f03 from 393gat >sa1
397 393f04 from 393gat >sa1
399 399gat nand 4 4 >sa0 >sa1
255 342 375 59
400 399f01 from 399gat >sa1
401 399f02 from 399gat >sa1
402 399f03 from 399gat >sa1
403 399f04 from 399gat >sa1
404 404gat nand 2 4 >sa0 >sa1
256 344 376 72
405 404f01 from 404gat >sa1
406 404f02 from 404gat
407 407gat nand 3 4 >sa0 >sa1
257 345 377 85
408 407f01 from 407gat >sa1
409 407f02 from 407gat
47

Cucu Cătălin Alexandru
410 407f03 from 407gat >sa1
411 411gat nand 2 4 >sa0 >sa1
258 346 378 98
412 411f01 from 411gat >sa1
413 411f02 from 411gat
414 414gat not 1 1 >sa1
111
415 415gat not 1 1 >sa0
380
416 416gat and 1 8 >sa0
382 387 394 400 405 408 412 414
417 417gat not 1 1 >sa1
395
418 418gat not 1 1 >sa1
406
419 419gat not 1 1 >sa1
409
420 420gat not 1 1 >sa1
413
421 421gat nor 0 2 >sa0 >sa1
415 416
422 422gat nand 2 2 >sa0 >sa1
388 417
423 422f01 from 422gat >sa1
424 422f02 from 422gat >sa1
425 425gat nand 2 4 >sa0 >sa1
389 396 418 401
426 425f01 from 425gat >sa1
427 425f02 from 425gat >sa1
428 428gat nand 1 3 >sa1
402 397 419
429 429gat nand 1 3 >sa1
391 410 420
430 430gat nand 0 4 >sa0 >sa1
383 390 423 403
431 431gat nand 0 4 >sa0 >sa1
384 392 426 428
432 432gat nand 0 4 >sa0 >sa1
385 424 427 429
Tabel 11 : c432 ISCAS-85 netlis după eliminarea defectelor nedetectabile

48

Bibliografie
Bibliografie
[1]http://web.eecs.umich.edu/~jhayes/iscas.restore/c432.html
[2]Cursuri si laboratoare "Testarea sistemelor de calcul" Ș.l.dr.ing. Radu SILION 2016 .
[3]Internațional Journal of Emerging Technology în Computer Science & Electronics ( IJETCSE )
ISSN:0976 -1353 V olume 11 Issue 6 – NOVEMBER 2014 .
[4]APPENDIX ISCAS-85 Benchmark Circuits
[5] https://ro.wikipedia.org
49