Sistem de Achizitie de Date Pentru Sesimografe Marine
CONVERTOARELE Δ – Σ CS5371 și CS5372
I.1. Descriere generală
CS5371 și CS5372 sunt modulatoare delta – sigma de ordinul 4 cu un canal, respectiv două canale, dezvoltate pentru aplicații geofizice și sonare. Utilizate în combinație cu filtrul digital CS5376, rezultă o rezoluție mare a sistemului de măsurare analog – digital.
CS5371 și CS5372 conferă o gamă dinamică largă și un factor total de distorsiuni similar cu al modulatorului standard industrial CS5321, în timp ce consumul de putere pe fiecare canal este redus.
Modulatoarele generează un flux serial de biți, supraeșantionat, cu o frecvență de 512 kbit / sec, atunci când frecvența semnalului de clock este 2,048 MHz.
CS5371 și CS5372 sunt disponibile în pachete SSOP cu 24 de pini, dovedind performanțe excepționale la dimensiuni mici.
În modul de funcționare la putere normală (LPWR = 0, MCLK = 2,048 MHz), consumul de putere este de 15 mW pe canal. Fiecare modulator poate fi adus independent la un consum de 1 mW pe canal, iar prin blocarea clock – ului de intrare, modulatoarele intră în starea de microputere, folosind numai 10 μW pe canal.
Cu ajutorul acestor modulatoare, optimizate pentru rezoluții extreme, pot fi măsurate semnale cu frecvențe cuprinse între c.c. (DC) și 1644 Hz.
Prin realizarea de sisteme incluzând modulatoarele CS5371 și CS5372 și filtrul digital CS 5376, se pot obține configurații multiple:
1 canal – CS5371 și CS5376;
2 canale – CS5372și CS5376;
3 canale – CS5371, CS5372 și CS5376;
4 canale – CS5372, CS5372 și CS5376;
Figura I.1 reprezintă schema bloc a CS5371 și CS5372, iar în figura I.2 este prezentat un sistem de măsurare cu 4 canale, realizat cu două CS5372 și un CS5376.
Figura I.1. Schema bloc a CS5371 / CS5372
CS5371 / CS5372 prezintă intrări analogice capabile pentru măsurarea semnalelor cu valori de până la 5 V, vârf – la – vârf, sau a semnalelor diferențiale de maximum 2,5 V, atunci când se utilizează o referință de tensiune de 2,5 V. Dacă semnalul de intrare nu depășește cu mai mult de 5 % nivelul maxim al domeniului de semnal, funcționarea se desfășoară în condiții normale.
Modulatoarele CS5371 / CS5372 sunt proiectate pentru a funcționa împreună cu filtrul digital CS5376. Acesta generează semnalul de clock (MCLK) și semnalul de sincronizare (SYNC) pentru modulator, în timp ce recepționează semnalul de date (MDATA) și semnalul care indică depășirea tensiunii maxime admise la intrarea de semnal (MFLAG).
Modulatoarele produc un flux serial de biți la o frecvență de 512 kbits / sec, când se lucrează cu o frecvență de clock egală cu 2,048 MHz.
CS5371 / CS5372 acceptă configurații multiple de alimentare, putând funcționa în una din următoarele configurații:
VA + = + 5 V; VA – = 0 V; VD = + 3 V până la + 5 V;
VA + = + 2,5 V; VA – = – 2,5 V; VD = + 3 V până la + 5 V;
VA + = + 3 V; VA – = – 3 V; VD = + 3 V.
Figura I.2. Schema bloc a sistemului CS5372 / CS5376
I.2. Performanțele modulatoarelor
Figurile I.3 și I.4 ilustrează caracteristicile spectrale ale CS5372 / CS5376 când funcționează împreună cu filtrul digital CS5376. S-au utilizat zece valori medii ale Transformatei Fourier Rapide (FFT) în 1024 de puncte.
I.2.1. Caracteristica spectrală de semnal maxim
Figura I.3 reprezintă caracteristica de semnal maxim a modulatoarelor CS5372 / CS5376 și a filtrului digital CS5376, atunci când frecvența semnalului de intrare este 31,25 Hz și rata cuvântului de ieșire este 1000 sps. Caracteristica este remarcabilă, componentele armonice nedepășind – 120 dB. Analiza acestui set de date conduce la un raport semnal – zgomot SNR = 124 dB și la un raport semnal – distorsiuni SDR = 119 dB.
Figura I.3. Caracteristica spectrală de semnal maxim
Vârful maxim de semnal din figura I.3. indică o ușoară amplitudine, lucru datorat pătării spectrului, asociate cu funcția fereastră a FFT, și reprezintă un fenomen pur digital.
I.2.2. Caracteristica spectrală de zgomot
Figura I.4 reprezintă caracteristica de zgomot a modulatoarelor CS5372 / CS 5376 și a filtrului digital CS5376, atunci când frecvența semnalului de intrare este 31,25 Hz (- 24 dB) și rata cuvântului de ieșire este 1000 sps. Caracteristica de zgomot este remarcabilă, componentele medii ale zgomotului fiind sub nivelul de – 150 dB. Analiza acestui set de date conduce la o gamă dinamică de 124,7 dB.
Figura I.4. Caracteristica spectrală de zgomot
Este important de reținut că variația de 0,7 dB între raportul semnal – zgomot, calculat în figura I.3, și gama dinamică, calculată în figura I.4, nu este dependentă de modulator. Ea rezultă datorită jitter-ului generatorului de semnal de test când acesta produce un semnal de ieșire maxim, evidențiat prin marginea care înconjură vârful de semnal, sub nivelul de – 140 dB din figura I.3.
I.3. Intrările de semnal
Modulatoarele CS5372 / CS5376 utilizează o arhitectură cu condensatoare în comutație pentru intrările analogice de semnal, care va crește toleranța jitter – ului în funcție de starea în timp a semnalului de intrare.
I.3.1. Intrările diferențiale INR +/- , INF +/-
Intrările de semnal analogic sunt diferențiale și utilizează patru pini: INR +, INR – , INF +, INF – . Pinii pozitivi INR + și INF + sunt conectați la jumătatea pozitivă a semnalului diferențial, în timp ce pinii negativi INR – și INF – sunt conectați la jumătatea negativă a acestuia.
Pinii INR +, INR – reprezintă așa – numitele intrări de încărcare brută (rough charge), cu condensatoare în comutație, pentru pinii de intrare fină INF +, INF – .
Nivelul maxim al semnalului analogic este impus de tensiunea aplicată între pinii VREF + și VREF – . O referință de intrare de 2,5 V conduce la semnale maxime de 5 V, vârf – la – vârf sau de 2,5 V, diferențiale. Intrările diferențiale cresc gama dinamică a semnalelor mici.
I.3.2. Filtrele antialias
Semnalele de intrare în modulatoarele CS5372 / CS5376 trebuie să se încadreze între limitele domeniului de semnal, pentru a asigura stabilitatea buclei modulatorului și pentru a preveni efectul alias provocat de frecvențele înalte. Modulatoarele sunt de ordinul 4 și, prin urmare, stabilitatea lor este condiționată, putând fi afectată de amplitudinile mari. De asemeni, efectul alias duce la degradarea performanțelor modulatorului dacă intrările de semnal nu sunt prevăzute cu filtre împotriva semnalelor de frecvențe ridicate, care pot apărea în timpul măsurărilor.
Utilizarea pe intrările diferențiale a unui simplu filtru trece-jos, cu un singur pol, asigură eliminarea semnalelor care nu se încadrează în banda de măsurare.
Filtrarea antialias poate fi activă, prin utilizarea unui amplificator înaintea modulatorului, sau pasivă, prin utilizarea unui filtru RC conectat între intrările analogice diferențiale, brută și fină. Un filtru RC este recomandat chiar și în cazul în care se utilizează un amplificator, „lovitura de încărcare” (charge kick) diminuându – se.
Atenuarea de – 3 dB a filtrului antialias de intrare trebuie setată la frecvența internă de eșantionare a modulatorului împărțită la 64.
Frecvența de eșantionare a modulatorului reprezintă frecvența semnalului de clock (MCLK) împărțită la 64. Dacă MCLK = 2,048 MHz, frecvența de eșantionare a modulatorului este 512 kHz, fiind necesar un filtru de intrare cu atenuarea de – 3 dB la 8 kHz.
MCLK Frequency = 2,048 MHz;
Sampling Frequency = MCLK / 4 = 512 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 8 kHz;
RC Filter = 8 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Este important de reținut că atunci când se utilizează modul de funcționare la putere mică Low Power Mode (LPWR = 1 și MCLK = 1,024 MHz), frecvența de eșantionare a modulatorului este 256 kHz și, astfel, atenuarea de – 3 dB poate fi coborâtă la o frecvență de 4 kHz.
MCLK Frequency = 1,024 MHz;
Sampling Frequency = MCLK / 4 = 256 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 4 kHz;
RC Filter = 4 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Figura I.2 ilustrează conexiunile sistemului CS5372 / CS5376 cu componentele filtrului antialias de intrare. Componentele filtrelor de pe intrările brută și fină trebuie să aibă valori identice, astfel încât să se obțină performanțe optime. Valorile condensatoarelor nu trebuie să fie mai mici de 0,01 μF. Intrarea brută poate utiliza condensatoare de tip X7R sau C0G, în timp ce intrarea fină necesită numai condensatoare de tip C0G, pentru o liniaritate optimă. Utilizând condensatoare de tip X7R pe intrările fine, raportul semnal – distorsiuni SDR poate fi degradat cu până la 8 dB.
I.3.3. Impedanța de intrare
Datorită arhitecturii de intrare cu condensatoare în comutație dinamică, curentul de intrare provenit de la sursa de semnal analogic și, prin urmare, impedanța de intrare a pinilor de intrare analogică se vor modifica de fiecare dată când MCLK este modificat. Impedanța de intrare a intrărilor brute, INR+ și INR – , este [1 / (f * C)], unde f este frecvența semnalului de clock al modulatorului, MCLK, iar C reprezintă capacitatea internă de eșantionare.
La o frecvență de 2,048 MHz a MCLK, impedanța intrării brute este aproximativ
[1 / (2,048 MHz) * (20 pF)] sau 24 kΩ.
Proces intern al modulatorului, intrările de „încărcare brută” preîncarcă condensatorul de eșantionare utilizat de intrările fine. Prin urmare, impedanța de intrare efectivă a intrărilor fine este un ordin de mărime a impedanței de intrare a intrărilor brute.
I.3.4. Nivelul maxim de semnal
Modulatoarele CS5371 și CS5372 sunt de ordinul 4 și, astfel, stabilitatea lor este condiționată, putând intra în oscilație dacă semnalul de intrare depășește limitele domeniului cu mai mult de 5 %. Dacă este detectată o condiție de instabilitate, modulatoarele trec în sisteme de ordinul 1 până când stabilitatea buclei este restabilită. Pe durata acestui fenomen, semnalul MFLAG trece din starea „low” în starea „high”, semnalând filtrului digital CS5376 să seteze un bit de eroare în cuvântul digital de ieșire. Pentru ca modulatorul să revină la condiția de stabilitate, semnalul analogic de intrare trebuie diminuat și adus în domeniul de semnal de intrare al modulatorului, măcar pe durata a 32 de cicli ai semnalului MCLK.
I.4. OFFSET – ul de intrare
Modulatoarele CS5371 și CS5372 sunt de tip delta – sigma și pot produce semnale parazite (idle tones) în banda de trecere, atunci când semnalul de intrare este ferm continuu, cuprins în intervalul de ± 50 mV al tensiunii de intrare de mod comun.
Semnalele parazite rezultă ca urmare a repetiției care se produce în cuvântul de ieșire și apar în spectrul de măsurare la aproape – 135 dB sub nivelul de semnal maxim. Aceste semnale pot fi eliminate prin aplicarea pe intrările modulatorului a unui offset diferențial de c.c. de 100 mV sau mai mult. Offset – ul adițional trebuie aplicat diferențial pe intrări, ca offset – urile de mod comun să nu afecteze semnalele parazite.
I.4.1. Validarea offset – ului – OFST
Dacă intrările analogice sunt cuprinse între ± 50 mV ai tensiunii de intrare de mod comun atunci când semnalul nu este prezent, pinul OFST poate servi la eliminarea semnalelor parazite. Când OFST = 1, un offset diferențial de ± 100 mV este aplicat intrărilor analogice pentru a împinge semnalele parazite în afara benzii de măsurare. Se impune o atenție deosebită în cazul în care OFST este activ, deoarece tensiunile de offset generate de circuitul extern nu trebuie sa ducă la anularea offset – ului adițional intern.
I.4.2. Abaterea de offset
Caracteristicile abaterii de offset variază de la caz la caz și cu schimbările care se produc în tensiunile de alimentare. Dacă CS5371 / CS5372 sunt folosite în măsurările de precizie de c.c. unde abaterea de offset trebuie minimizată, sunt necesare regulatoare de tensiune.
Pentru o abatere de offset mică, modulatoarele trebuie să lucreze cu un MCLK de 2,048 MHz. Abaterea de offset este invers proporțională cu frecvența de clock, frecvențele mici ducând la abateri de offset mari. La o frecvență a MCLK de 1,024 MHz, abaterea de offset se dublează în comparaț frecvența semnalului de clock (MCLK) împărțită la 64. Dacă MCLK = 2,048 MHz, frecvența de eșantionare a modulatorului este 512 kHz, fiind necesar un filtru de intrare cu atenuarea de – 3 dB la 8 kHz.
MCLK Frequency = 2,048 MHz;
Sampling Frequency = MCLK / 4 = 512 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 8 kHz;
RC Filter = 8 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Este important de reținut că atunci când se utilizează modul de funcționare la putere mică Low Power Mode (LPWR = 1 și MCLK = 1,024 MHz), frecvența de eșantionare a modulatorului este 256 kHz și, astfel, atenuarea de – 3 dB poate fi coborâtă la o frecvență de 4 kHz.
MCLK Frequency = 1,024 MHz;
Sampling Frequency = MCLK / 4 = 256 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 4 kHz;
RC Filter = 4 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Figura I.2 ilustrează conexiunile sistemului CS5372 / CS5376 cu componentele filtrului antialias de intrare. Componentele filtrelor de pe intrările brută și fină trebuie să aibă valori identice, astfel încât să se obțină performanțe optime. Valorile condensatoarelor nu trebuie să fie mai mici de 0,01 μF. Intrarea brută poate utiliza condensatoare de tip X7R sau C0G, în timp ce intrarea fină necesită numai condensatoare de tip C0G, pentru o liniaritate optimă. Utilizând condensatoare de tip X7R pe intrările fine, raportul semnal – distorsiuni SDR poate fi degradat cu până la 8 dB.
I.3.3. Impedanța de intrare
Datorită arhitecturii de intrare cu condensatoare în comutație dinamică, curentul de intrare provenit de la sursa de semnal analogic și, prin urmare, impedanța de intrare a pinilor de intrare analogică se vor modifica de fiecare dată când MCLK este modificat. Impedanța de intrare a intrărilor brute, INR+ și INR – , este [1 / (f * C)], unde f este frecvența semnalului de clock al modulatorului, MCLK, iar C reprezintă capacitatea internă de eșantionare.
La o frecvență de 2,048 MHz a MCLK, impedanța intrării brute este aproximativ
[1 / (2,048 MHz) * (20 pF)] sau 24 kΩ.
Proces intern al modulatorului, intrările de „încărcare brută” preîncarcă condensatorul de eșantionare utilizat de intrările fine. Prin urmare, impedanța de intrare efectivă a intrărilor fine este un ordin de mărime a impedanței de intrare a intrărilor brute.
I.3.4. Nivelul maxim de semnal
Modulatoarele CS5371 și CS5372 sunt de ordinul 4 și, astfel, stabilitatea lor este condiționată, putând intra în oscilație dacă semnalul de intrare depășește limitele domeniului cu mai mult de 5 %. Dacă este detectată o condiție de instabilitate, modulatoarele trec în sisteme de ordinul 1 până când stabilitatea buclei este restabilită. Pe durata acestui fenomen, semnalul MFLAG trece din starea „low” în starea „high”, semnalând filtrului digital CS5376 să seteze un bit de eroare în cuvântul digital de ieșire. Pentru ca modulatorul să revină la condiția de stabilitate, semnalul analogic de intrare trebuie diminuat și adus în domeniul de semnal de intrare al modulatorului, măcar pe durata a 32 de cicli ai semnalului MCLK.
I.4. OFFSET – ul de intrare
Modulatoarele CS5371 și CS5372 sunt de tip delta – sigma și pot produce semnale parazite (idle tones) în banda de trecere, atunci când semnalul de intrare este ferm continuu, cuprins în intervalul de ± 50 mV al tensiunii de intrare de mod comun.
Semnalele parazite rezultă ca urmare a repetiției care se produce în cuvântul de ieșire și apar în spectrul de măsurare la aproape – 135 dB sub nivelul de semnal maxim. Aceste semnale pot fi eliminate prin aplicarea pe intrările modulatorului a unui offset diferențial de c.c. de 100 mV sau mai mult. Offset – ul adițional trebuie aplicat diferențial pe intrări, ca offset – urile de mod comun să nu afecteze semnalele parazite.
I.4.1. Validarea offset – ului – OFST
Dacă intrările analogice sunt cuprinse între ± 50 mV ai tensiunii de intrare de mod comun atunci când semnalul nu este prezent, pinul OFST poate servi la eliminarea semnalelor parazite. Când OFST = 1, un offset diferențial de ± 100 mV este aplicat intrărilor analogice pentru a împinge semnalele parazite în afara benzii de măsurare. Se impune o atenție deosebită în cazul în care OFST este activ, deoarece tensiunile de offset generate de circuitul extern nu trebuie sa ducă la anularea offset – ului adițional intern.
I.4.2. Abaterea de offset
Caracteristicile abaterii de offset variază de la caz la caz și cu schimbările care se produc în tensiunile de alimentare. Dacă CS5371 / CS5372 sunt folosite în măsurările de precizie de c.c. unde abaterea de offset trebuie minimizată, sunt necesare regulatoare de tensiune.
Pentru o abatere de offset mică, modulatoarele trebuie să lucreze cu un MCLK de 2,048 MHz. Abaterea de offset este invers proporțională cu frecvența de clock, frecvențele mici ducând la abateri de offset mari. La o frecvență a MCLK de 1,024 MHz, abaterea de offset se dublează în comparație cu cea corespunzătoare frecvenței de 2,048 MHz.
Deoarece abaterea de offset variază neliniar cu temperatura, nu se poate specifica o abatere exactă pe ˚C. CS5371 / CS5372, atunci când MCLK = 2,048 MHz, prezintă o abatere de offset de aproximativ 5 ppm / ˚C.
I.5. Intrările pentru referința de tensiune
Modulatoarele CS5371 / CS5372 sunt realizate astfel încât o tensiune de referință de 2,5 V, aplicată între pinii VREF + și VREF -, să fixeze domeniul maxim al intrărilor analogice.
Cu o tensiune de referință de 2,5 V se obține gama dinamică cea mai largă și cel mai bun raport semnal – zgomot, cu toate că poate fi utilizată o tensiune de referință și mai mică.
Când modulatoarele CS5371 / CS5372 lucrează cu o referință de tensiune de 2,5 V, intrările analogice pot măsura semnale maxime de 5 V, valori vârf – la – vârf, sau diferențiale de 2,5 V.
În configurațiile cu o singură tensiune de alimentare, ieșirea referinței de tensiune trebuie conectată la pinul VREF +, în timp ce pinul VREF – este conectat la masă. În configurațiile de alimentare duale, referința de tensiune trebuie alimentată de la VA + și VA-,
cu pinul VREF + al modulatorului conectat la ieșirea referinței de tensiune și pinul VREF – conectat la VA -.
Pentru că majoritatea referințelor de tensiune de 2,5 V necesită tensiuni de alimentare mai mari de 3 V, când se alimentează referința cu tensiuni de ± 2,5 V sau de ± 3 V, tensiunea de referință aplicată pinului VREF + este definită relativ la tensiunea VA -. Prin alegerea referinței de tensiune, zgomotul în banda de măsurare la pinul VREF + poate fi mai mic decât 1 μV (rms).
Selecția ratei cuvântului de ieșire din filtrul digital CS5376 determină lățimea de bandă peste care zgomotul referinței de tensiune afectează gama dinamică a modulatoarelor CS5371 / CS5372.
I.5.1. Configurațiile referinței de tensiune
Pentru o tensiune de referință de 2,5 V, se poate utiliza referința de tensiune Linear Technology LT1019 – 2.5. Aceasta conduce la un zgomot destul de mic dacă ieșirea este filtrată cu un filtru trece – jos RC, așa cum este prezentat în figura I.5.
Figura I.5. Referință de tensiune (varianta a)
Versiunea de filtrare din figura I.5 este acceptabilă pentru majoritatea aplicațiilor, dar pentru cele de c.c. este preferată versiunea din figura I.6. Aceasta utilizează un buffer și o impedanță mică a sursei.
Figura I.6. Referință de tensiune (varianta b)
Configurația din figura I.6 poate utiliza un amplificator Linear Technology LT1077 sau un amplificator operațional similar pentru tensiuni mici, în scopul bufferării ieșirii referinței de tensiune.
I.5.2. Impedanța intrării VREF
Datorită arhitecturii de intrare cu condensatoare în comutație dinamică, curentul de intrare cerut de la referința de tensiune și, prin urmare, impedanța de intrare a pinului VREF + al modulatorului se vor modifica de fiecare dată când MCLK este modificat. Impedanța de intrare a intrării referinței de tensiune se calculează similar cu impedanța de intrare a semnalului analogic, ca fiind [1 / (f * C)], unde f este frecvența semnalului de clock al modulatorului, MCLK, iar C reprezintă capacitatea internă de eșantionare.
La o frecvență de 2,048 MHz a MCLK, impedanța intrării VREF este aproximativ [1 / (2,048 MHz) * (20 pF)] sau 24 kΩ.
I.5.3. Acuratețea câștigului
Acuratețea câștigului modulatoarelor CS5371 / CS5372 este afectată de variația intrării pentru tensiunea de referință. Orice modificare a impedanței de intrare pentru tensiunea de referință, datorată modificării semnalului MCLK, poate afecta acuratețea câștigului atunci când se utilizează o configurație cu o impedanță mare a sursei (figura I.5). Impedanța de intrare a pinului VREF + și rezistorul filtrului extern trece – jos creează un divizor rezistiv de tensiune pentru tensiunea de referință de ieșire, reducând tensiunea de intrare efectivă.
Dacă eroarea de câștig se dorește a fi minimizată, mai ales atunci când semnalul MCLK se modifică, referința de tensiune trebuie să aibă o impedanță de ieșire mică pentru a diminua efectul divizorului rezistiv de tensiune. Configurația bufferată a referinței de tensiune din figura I.6 oferă o impedanță de ieșire mică și mai multe caracteristici de câștig stabile.
I.5.4. Abaterea câștigului (gain drift)
Abaterea câștigului modulatoarelor CS5371 / CS5372 datorată temperaturii este în jurul a 5 ppm / ˚C și nu include caracteristicile abaterii cu temperatura ale referinței externe de tensiune.
Abaterea câștigului nu este dependentă de rata de eșantionare a modulatorului și nici de variațiile tensiunii de alimentare.
I.6. Interfața cu filtrul digital
Modulatoarele CS5371 / CS5372 sunt realizate pentru a funcționa împreună cu filtrul digital CS5376. Acesta generează clock – ul și semnalul de sincronizare pentru modulator (MCLK și MSYNC) și primește de la modulator datele (MDATA) și semnalul care indică depășirea domeniului de intrare (over – range flag output).
Modulatoarele produc un flux serial de biți, supraeșantionat, cu o rată de 512 kbits / sec, atunci când frecvența semnalului de clock este 2,048 MHz.
I.6.1. Semnalul de clock – MCLK
Pentru o funcționare corectă, modulatoarelor CS5371 / CS5372 trebuie să le fie furnizat un semnal de clock, compatibil CMOS, la pinul MCLK. Semnalul MCLK este divizat intern la 4, pentru a genera clock – ul de eșantionare al modulatorului.
Când se utilizează filtrul digital CS5376, MCLK este generat automat și poate avea o valoare tipică de 2,048 MHz sau 1,024 MHz. De asemeni, semnalul MCLK poate fi generat și prin alte mijloace – spre exemplu, utilizând un oscilator cu cuarț – și poate avea orice rată între 100 kHz și 2,2 MHz.
Dacă semnalul MCLK este invalidat, modulatoarele intră în starea de microputere. Ele sunt echipate cu circuite de detecție a pierderii semnalului de clock, pentru a forța întreruperea alimentării în cazul în care semnalul MCLK nu mai este furnizat.
Alegerea frecvenței semnalului MCLK va impune performanțele modulatoarelor CS5371 / CS5372. Ele prezintă o gamă dinamică bună, respectiv un raport semnal – zgomot SNR bun, la frecvențe mari ale MCLK, deoarece este îmbunătățită supraeșantionarea semnalului analogic de intrare. La rate mici ale MCLK, modulatoarele manifestă cel mai bun factor total de distorsiuni THD pentru că eșantionarea lentă permite un timp mai mare pentru stabilirea semnalului analogic de intrare.
I.6.2. Semnalul de date – MDATA
Modulatoarele CS5371 / CS5372 furnizează un flux serial de biți Δ – Σ la pinul MDATA, a cărui densitate „1” este proporțională cu amplitudinea semnalului analogic de intrare și cu rata biților determinată de clock – ul de eșantionare al modulatoarelor.
Frecvența de eșantionare a modulatoarelor este frecvența semnalului MCLK împărțită la 4. Pentru MCLK = 2,048 MHz, frecvența de eșantionare a modulatorului și rata biților de ieșire MDATA este 512 kHz.
Ieșirea MDATA are densitatea „1” definită nominal ca: 50 %, când semnalul de intrare nu este prezent; 86 %, pentru semnalul maxim pozitiv și 14 %, pentru semnalul maxim negativ. Ea prezintă o capacitate de depășire maximă pozitivă la 93 % și o capacitate de depășire maximă negativă la 7 %.
Densitatea „1” a ieșirii MDATA este definită ca raportul între 1 biți și totalul de biți la ieșirea serială. De exemplu, o densitate „1” de 86 % are valoarea „1” la 86 din fiecare 100 de biți de ieșire. Când se lucrează cu filtrul CS5376, ieșirea de 24 de biți maximă codifică domeniul de la 0x5FFFFF (zecimal 6.291.455) la 0xA00001 (zecimal – 6.291.455).
Tabelul 1. Codurile de ieșire pentru combinația CS5371 / CS5372 și CS5376
Este important de reținut că pentru un semnal de intrare maxim ( 5 V, vârf – la – vârf sau 2,5 V, diferențial) cu VREF = 2,5 V, circuitul CS5371 / CS5372 – CS5376 nu poate furniza un cod complementar de 24 biți maxim la 0x7FFFFF (zecimal 8.388.607), dar în schimb permite o valoare inferioară care poate fi depășită. CS5376 admite, la performanțele maxime specificate ale funcționării, o valoare de depășire maximă pozitivă de 0x64CCCC (zecimal 6.606.028) și una maximă negativă de 0x9B3334 (zecimal – 6.606.028).
I.6.3. Semnalul de sincronizare – MSYNC
Pentru a sincroniza eșantionarea instantanee a semnalului analogic cu cuvântul de ieșire digital, modulatoarele CS5371 / CS5372 utilizează semnalul MSYNC. Când sistemul include și filtrul digital CS5376, semnalul MSYNC este generat automat de către acesta și aplicat la intrarea MSYNC a modulatoarelor.
Intrarea MSYNC este triggerată pe front crescător și reinițializează numărătorul – divizorul intern al MCLK, astfel încât eșantionarea instantanee a semnalului analogic se declanșează pe durata fazei MCLK corespunzătoare. De asemenea, setează ieșirea MDATA astfel încât fluxul de biți poate fi eșantionat corect de către intrarea filtrului digital.
I.6.4. Semnalul de eroare – MFLAG
Modulatoarele CS5371 / CS5372 sunt modulatoare Δ – Σ de ordinul 4 și, ca urmare a acestui fapt, stabilitatea lor este condiționată. Ele pot intra în condiții de oscilație dacă semnalul analogic de intrare depășește cu mai mult de 5 % nivelul maxim de intrare, pozitiv sau negativ.
Dacă este detectată o condiție de instabilitate, modulatoarele trec în sisteme de ordinul 1 până când stabilitatea buclei este restabilită. Pe durata aceasta, semnalul la pinul MFLAG trece din starea „low” în starea „high”, pentru a semnala condiția de eroare. Semnalul analogic de intrare trebuie diminuat și adus în domeniul de semnal de intrare al modulatorului, măcar pe durata a 32 de cicli ai semnalului MCLK, astfel încât modulatorul să revină la condiția de stabilitate.
Ieșirea MFLAG este conectată la o intrare dedicată a filtrului digital CS5376, cauzând setarea unui bit de eroare în „porțiunea de stare” a cuvântului digital de ieșire, atunci când este detectată o condiție de instabilitate.
I.7. Modurile de funcționare
Sunt disponibile patru moduri de funcționare. Modul de funcționare la putere normală și modul de funcționare la putere mică sunt modurile operaționale, în timp ce modul de funcționare la microputere (micro power mode) și modul power down sunt moduri de standby, non – operaționale.
I.7.1. Modul de funcționare la putere normală
Reprezintă modul normal de operare al modulatoarelor (LPWR = 0 și MCLK = 2,048 MHz), dovedind cele mai bune performanțe, cu un consum de putere de 25 mW pe canal. Acest mod este recomandat atunci când se dorește o acuratețe maximă a conversiei.
I.7.2. Modul de funcționare la putere mică – LPWR
Modulatoarele prezintă un mod de operare la putere mică (LPWR = 1, MCLK = 1,024 MHz), care reduce consumul de putere la 15 mW pe canal, dar cu prețul diminuării cu 3 dB a gamei dinamice. Acest mod este recomandat în situațiile în care minimizarea consumului de putere este mai importantă decât maximizarea gamei dinamice.
Când operează cu LPWR = 1, clock – ul de eșantionare al modulatorului (MCLK / 4) poate fi limitat la o frecvență de 256 kHz sau chiar mai mică, aceasta necesitând un semnal MCLK de 1,024 MHz sau mai mic. Funcționarea în LPWR, dar cu o frecvență de eșantionare mai mare de 256 kHz, conduce la degradarea semnificativă a THD.
I.7.3. Modul power down – PWDN
Modulatoarele prezintă un mod de operare power down (PWDN = 1, MCLK = ACTIV), care invalidează operarea canalului selectat al modulatorului și reduce consumul de putere la 1 mW. Fiecare modulator are un pin independent POWER DOWN, PWDN la CS5371 și PWDN1, PWDN2 la CS5372.
Important de reținut, când modulatoarele sunt în starea power down, iar semnalul MCLK este activ, generatorul de clock intern absoarbe curentul minimal.
I.7.4. Modul de funcționare la microputere
Consumul de putere în standby al modulatoarelor poate fi minimizat prin plasarea acestora în starea de microputere, PWDN = 1, MCLK = 0. Acest mod implică setarea semnalului PWDN și stoparea semnalului MCLK, pentru a înlătura curentul de intrare în generatorul de clock. În acest mod de operare, se consumă numai o putere de 10 μV.
I.8. Tensiunile de alimentare
Modulatoarele CS5371 / CS5372 au: un pin pentru tensiunea pozitivă de alimentare a părții analogice, VA +; un pin pentru tensiunea negativă de alimentare a părții analogice, VA-; un pin pentru tensiunea de alimentare a părții digitale, VD; un pin pentru masa digitală, DGND.
Circuitele analogice și cele digitale sunt separate intern, pentru creșterea performanțelor. Prin urmare, alimentarea trebuie făcută la toți cei trei pini, iar pinul pentru masa digitală trebuie legat la masa sistemului.
I.8.1. Configurațiile de alimentare
Alimentarea analogică a CS5371 / CS5372 poate fi realizată unipolar, + 5 V și masa analogică, sau poate fi bipolară, ± 2,5 V sau ± 3 V. Când se utilizează alimentarea bipolară, tensiunile de alimentare analogice, pozitivă și negativă, trebuie sa fie echivalente și de polaritate contrară, satisfăcând următoarele condiții:
(VA +) – (VA –) < 6,6 V;
(VD –) – (VA –) < 7,6 V.
Aceste condiții permit câteva configurații de alimentare:
VA + = + 5 V; VA – = 0 V; VD = + 3 V până la + 5 V;
VA + = + 2,5 V; VA – = – 2,5 V; VD = + 3 V până la + 5 V;
VA + = + 3 V; VA – = – 3 V; VD = + 3 V.
Când CS5371 / CS5372 sunt utilizate împreună cu CS5376, diferența maximă între tensiunile de alimentare ale părților digitale, VD și VDD2, trebuie să fie mai mică de 0,3 V.
I.8.2. Condensatoarele de trecere
Pinii pentru alimentarea analogică și digitală, VA + și VA –, respectiv VD, trebuie separați de masa sistemului prin două condensatoare, de 0,01 μF și 10 μF, sau printr – un singur condensator de 0,1 μF. Condensatoarele de trecere pot fi de tipul X7R sau cu oricare alt tip de dielectric.
I.8.3. Considerații privind blocarea prin scurtcircuit
Pinul VA – este fixat pe substratul modulatorului și trebuie conectat întotdeauna la cea mai mică tensiune negativă, astfel încât să nu se producă blocarea prin scurtcircuit. În general, blocarea intervine atunci când tensiunea oricărui pin este cu 0,7 V sau mai mult sub VA –.
Când se utilizează tensiuni de alimentare bipolare, este recomandată conectarea pinului VA – la masa sistemului folosind diode Schottky. Această configurație pune pinul VA– la un maximum de 0,3 V deasupra masei, astfel încât blocarea prin scurtcircuit să nu se producă pe durata funcționării modulatorului.
Dacă pinul VA – este pus accidental la o tensiune mai mare cu 0,7 V față de cea a pinului DGND, atunci se va produce blocarea prin scurtcircuit.
I.8.4. Considerații privind convertorul c.c. – c.c.
Multe sisteme de măsurare sunt alimentate de la baterii și utilizează convertoare c.c. – c.c. pentru a genera tensiunile de alimentare necesare sistemului.
Pentru a minimiza efectele cauzate de interferențe, este de dorit a se lucra cu convertorul c.c. – c.c. la o frecvență care poate fi rejectată de către filtrul digital sau altfel, sincronizat cu frecvența clock – ului de eșantionare al modulatorului.
Un convertor c.c. – c.c. sincron, a cărui frecvență derivă din semnalul MCLK, minimizează potențialul de apariție în banda de măsurare a așa – numitelor „frecvențe de bătăi” (beat frequencies).
I.8.5. Rejecția zgomotului produs de sursele de alimentare (power supply rejection)
Rejecția zgomotului produs de sursele de alimentare este dependentă de frecvență. Filtrul digital CS5376 rejectează zgomotul produs de sursele de alimentare pentru frecvențe mai mari decât frecvența de tăiere a filtrului digital. Pentru frecvențe între c.c. și frecvența de tăiere a filtrului digital, power supply rejection este aproape constant, 90 dB.
I.9. Descrierea pinilor modulatorului delta – sigma CS5372
Figura I.8. Descrierea pinilor CS5372
Pinii de alimentare
VA + : Positive Analog Power Supply, pin 8
Tensiune de alimentare pozitivă.
VA – : Negative Analog Power Supply, pin 7
Tensiune de alimentare negativă.
VD : Positive Digital Power Supply, pin 18
Tensiune de alimentare pozitivă.
DGND : Digital Ground, pin 17
Masa digitală.
Intrările analogice
INR1 +, INR2 + : Channel 1 & 2 Rough Non – Inverting Inputs, pinii 1 și 12
Intrări analogice neinversoare brute. Intrările brute fixează curenți neliniari, pentru a îmbunătăți liniaritatea la intrările fine, și reduc THD – ul.
INR1 – , INR2 – : Channel 1 & 2 Rough Inverting Inputs, pinii 4 și 9
Intrări analogice inversoare brute. Intrările brute fixează curenți neliniari, pentru a îmbunătăți liniaritatea la intrările fine, și reduc THD – ul.
INF1 +, INF2 + : Channel 1 & 2 Fine Non – Inverting Inputs, pinii 2 și 11
Intrări analogice neinversoare fine.
INF1 – , INF2 – : Channel 1 & 2 Fine Inverting Inputs, pinii 3 și 10Intrări analogice inversoare fine.
VREF + : Positive Voltage Reference Input, pin 5
Intrarare pentru o referință externă de tensiune de 2,5 V, relativ la VREF – .
VREF – : Negative Voltage Reference Input, pin 6
Acest pin trebuie conectat la VA – .
Intrările digitale
MCLK : Modulator Clock Input, pin 19
O intrare de clock compatibilă CMOS pentru clock – ul master intern al modulatorului, nominal 2,048 MHz, cu o amplitudine impusă de tensiunea de alimentare VD.
MSYNC : O tranziție din starea „low” în starea „high” reinițializează faza
clock – ului intern al modulatorului. Aceasta asigură că eșantionarea instantanee și ieșirea de date a modulatorului sunt sincrone cu sistemul extern.
OFST : Offset Mode Select, pin 14
Când semnalul la acest pin este în starea „high”, un offset de ± 100 mV este aplicat intrărilor analogice pentru a garanta înlăturarea semnalelor parazite. Când este în starea „low”, offset – ul nu este prezent.
LWPR : Low Power Mode Select, pin 23
Când semnalul la acest pin este în starea „high” și MCLK = 1,024 MHz, consumul de putere este redus la 15 mW pe canal.
PWDN1, PWDN2 : Channel 1 & 2 Power – down Mode, pinii 24 și 13
Când semnalul la acești pini este în starea „high”, modulatorul este în modul power down și consumă 1mW. Stopând semnalul MCLK în timpul modului power down, consumul este redus la 10 μW.
Ieșirile digitale
MDATA1, MDATA2 : Modulator Data Output, pinii 21 și 16
Ieșirea de date este un flux serial de biți, la o frecvență de 512 kHz, când intrarea MCLK este 2,048 MHz. Dacă MCLK este de 1,024 MHz, frecvența datelor de ieșire este 256 kHz.
MFLAG1, MFLAG2 : Modulator Flag, pinii 22 și 15
O ieșire pe nivel înalt indică faptul că modulatorul este instabil datorită depășirii nivelului maxim la intrările analogice de semnal.
FILTRUL DIGITAL CS5376
II.1. Descriere generală
CS5376 este un filtru digital multi – canal cu periferice integrate în sistem. Filtrul de decimare digitală utilizează o arhitectură de procesare a semnalului cu coeficienți programabili, putând filtra până la patru fluxuri de biți delta – sigma.
Chip – ul include un set de coeficienți de referință pentru a asigura o setare facilă în aplicații.
În figura II.1 este prezentată schema bloc a filtrului digital CS5376.
Figura II.1. Schema bloc a filtrului digital CS5376
Perifericele integrate în CS5376 simplifică design – ul sistemelor, CS5376 fiind prevăzut cu:
un port bufferat serial de ieșire a datelor, de mare viteză;
un generator de biți pentru test, care poate fi conectat la un convertor digital – analogic de test;
pini de intrare – ieșire pentru controlul hardware – ului local;
un port master secundar SPI pentru periferice seriale;
un port JTAG de test.
În plus, un bloc de clock și sincronizare are rolul de a sincroniza filtrul cu sistemul „host”, iar un controller al timpului de întreruperi generează informațiile referitoare la timp în fluxul de date de ieșire.
Configurațiile sistemului: co – procesor sau independent
Figura II.2 ilustrează o schemă bloc simplificată a filtrului digital CS5376
într – o arhitectură de sistem multi – canal.
Filtrul digital lucrează în modul co – procesor când un microcontroller extern operează ca „host” local. Microcontrollerul scrie comenzile de configurare și coeficienții filtrului în CS5376 dintr – o memorie non – volatilă sau din canalul de comunicații. Alternativ, CS5376 poate fi utilizat în mod independent, când o configurație EEPROM înlocuiește microcontrollerul.
Figura II.2. Arhitectură de sistem multi – canal
II.2. Design – ul sistemelor
Aspectele care sunt luate în vedere la realizarea sistemelor incluzând CS5376 sunt: tensiunile de alimentare, distribuția semnalului de clock și a semnalului de sincronizare, conexiunile pentru configurația EEPROM reprogramabilă, conexiunile pentru testarea sistemelor și circuitele externe necesitate de testele funcționale.
II.2.1. Tensiunile de alimentare
CS5376 prezintă trei seturi de intrări pentru alimentare. Două dintre acestea servesc pinilor de intrare – ieșire ai chip – ului (VDD1, VDD2), iar al treilea set este utilizat de partea de logică (VD).
Tensiunile pentru pinii de intrare – ieșire determină tensiunile de intrare și de ieșire maxime în cazul interfațării cu dispozitive periferice, iar tensiunea de alimentare a părții de logică determină consumul de putere al CS5376.
Alegerea tensiunii pentru o sursă de alimentare specifică depinde de două aspecte:
1. Tensiunile disponibile
Este simplu de a utiliza o singură sursă de 5 V sau de 3,3 V, dacă ea există deja în design. Aceasta reduce costul sistemului prin eliminarea regulatoarelor de tensiune. Pentru aplicațiile care necesită puteri mici, alimentarea părții de logică la 3 V conduce la minimizarea consumului de putere.
2. Tensiunile necesare interfațării
Tensiunile pentru pinii de intrare – ieșire sunt separate în două categorii: „partea microcontrollerului” și „partea modulatorului”. Dacă unele elemente ale design – ului necesită o interfațare tipică la 5 V, iar altele la o altă tensiune, 3,3 V de exemplu, tensiunile pentru pinii de intrare – ieșire pot fi aplicate independent.
VDD1, GND1 – pinii 54, 53
Acești pini setează tensiunea de interfațare cu microcontrollerul, canalul de comunicații și perifericele aferente.
Pinii alimentați de tensiunea VDD1 sunt:
RESET/, BOOT, CLK, SYNC, TIMEB;
SSI/, SCK1, MOSI, MISO, SINT/, SSO/;
STDKI, SDRDY/, SDCLK, SDDAT, SDTKO;
GPIO6 – GPIO11;
TRST/, TMS, TCK, TDI, TDO.
VDD2, GND2 – pinii 11, 25, 24, 38
Acești pini setează tensiunea de interfațare cu modulatorul, convertorul digital – analogic de test și perifericele aferente.
Pinii alimentați de tensiunea VDD2 sunt:
MDATA1 – MDATA4, MFLAG1 – MFLAG4;
MCLK, MCLK / 2, MSYNC;
SCK2, SI1 – SI4, SO;
TBSCLK, TBSDATA;
GPIO0 – GPIO5.
VD, GND – pinii 7,40, 6, 23, 39
Acești pini setează tensiunea de operare pentru partea de logică a CS5376. Reducând această tensiune la 3 V, va fi minimizat consumul de putere.
Condensatoarele de trecere
Toți pinii de alimentare necesită condensatoare de trecere pentru a asigura imunitatea la zgomot. Condensatoarele de trecere trebuie plasate cât mai aproape posibil de pinii lui CS5376, între pinii de alimentare și masele lor asociate. Recomandabil, pot fi utilizate două condensatoare în paralel, unul de 1 μF și unul de 0,01 μF, sau un singur condensator de 0,1 μF. Condensatoarele de trecere pot fi ceramice, de tip tantalum sau cu oricare alt tip de dielectric.
II.2.2. Semnalul de clock și semnalul de sincronizare
Multe aplicații care includ filtrul digital CS5376 folosesc o rețea de măsurare multi – canal. Pentru a fi utilă, colectarea datelor trebuie să se realizeze sincron pe toate canalele de măsurare.
Un design atent al rețelei de distribuție a semnalului de clock și a celui de sincronizare este crucial pentru păstrarea în timp a acestor relații.
CLK – pin 58
Semnalul master de clock, aplicat la pinul CLK al CS5376, are o frecvență nominală de 32,768 MHz. Poate fi utilizat și un clock master mai lent, dacă frecvențele clock – urilor generate (MCLK, MCLK / 2, SCK1, SCK2, TBSCLK) permit operarea lentă.
II.2.3. Pinii TRST/ și RESET/
Ca o cerință a specificației IEEE 1149.1, semnalul de reset al JTAG, TRST/, este independent de semnalul similar al CS5376, RESET/. Din moment ce controllerul TAP trebuie reinițializat înainte (utizând portul JTAG), pe durata design – ului sistemelor trebuie avute în vedere proprietățile pinului TRST/.
În sistemele care nu utilizează portul de test JTAG, pinul TRST/ poate fi conectat direct la pinul RESET/ sau poate fi conectat la masă. În sistemele care utilizează portul JTAG, pinii TRST/ și RESET/ trebuie să fie separați, pentru a asigura capabilitatea de reset pe durata testării pinilor.
II.2.4. Testarea funcțională
În timp ce testarea pinilor conferă abilitatea de verificare a conexiunilor între elementele circuitului, testarea funcționalității proprii a acestor elemente necesită operarea canalului de măsurare.
Convertorul digital – analogic de test
Pentru a testa calea de semnal maxim a unui sistem cu CS5376, un semnal analogic de test trebuie aplicat intrărilor modulatorului.
Filtrul digital CS5376 include un generator de test care produce un flux de biți delta – sigma, capabil de a fi aplicat unui convertor digital – analogic de test. Semnalul analogic de ieșire al acestui convertor poate fi multiplexat cu intrările canalului de măsurare, prin relee sau multiplexoare analogice.
Comutarea semnalului analogic de test în canalul de măsurare este realizată tipic prin comandă de la canalul de măsurare și implică o definire corespunzătoare a semnalelor de control pe durata design – ului sistemului.
Inclus ca parte a CS5376, generatorul de test reprezintă o cale de feedback internă a filtrului digital. Acest mod de funcționare în buclă asigură o cale de semnal digital maxim, pentru a testa filtrele digitale și interfața de comunicație. Dacă acesta este unicul mod de test utilizat, nu sunt necesare alte circuite externe.
Intrarea tip treaptă și întârzierea de grup
Caracterizarea răspunsului la semnal treaptă a combinației analogico – digitale poate fi dificilă. O metodă simplă pentru măsurarea empirică a răspunsului la semnal treaptă și a întârzierii de grup, prin porțiunile analogică și digitală ale canalului de măsurare incluzând CS5376, este aceea de a utiliza semnalul timpului de întreruperi atât ca referință de timp cât și ca intrare analogică tip treaptă.
Acest test implică un design al sistemului care să includă relee sau multiplexoare analogice, pentru a conecta semnalul timpului de întreruperi la intrările analogice.
II.2.5. Regiștrii sistemului
CS5376 conține câțiva regiștri cu informații despre sistem. Registrul VERSION (0x2E) al blocului de decimare conține informațiile despre hardware. Alți doi regiștri ai blocului de decimare, SYSTEM1 și SYSTEM2 (0x2C, 0x2D), sunt la dispoziția utilizatorului pentru definirea informațiilor de sistem. Aceștia sunt regiștri de uz general și pot fi scriși cu orice date de 24 de biți.
II.3. Controlul RESET – ului
Când semnalul RESET/ este activat, filtrul digital CS5376 inițiază o serie de teste proprii. În funcție de starea semnalului la pinul BOOT, CS5376 fie încarcă informații din EEPROM, fie așteaptă ca informațiile de configurare să fie scrise de către un microcontroller.
II.3.1. Descrierea pinului RESET/
RESET/ – pin 55
RESET/ este un semnal activ pe nivel logic „low”, care plasează filtrul într – o stare inițială.
BOOT – pin 56
Semnalul BOOT selectează modul în care CS5376 încarcă informațiile de configurare. Starea logică la acest pin este reținută 1μs după ce RESET/ este eliberat, astfel încât este selectat modul co – procesor sau modul independent de operare. O stare logică „low” selectează modul co – procesor; o stare logică „high” selectează modul independent de operare.
II.3.2. Configurațiile de funcționare
Când funcționează în modul co – procesor, este necesar un microcontroller sau alt dispozitiv master pentru a scrie informațiile de configurare. Când funcționează independent, CS5376 citește informațiile dintr – o memorie EEPROM și nu mai este necesar un microcontroller.
În modul mixt, CS5376 citește informațiile dintr – o memorie EEPROM, iar modificările sunt realizate cu ajutorul unui microcontroller.
Modul co – procesor
Modul co – procesor este destinat sistemelor care trebuie să funcționeze în configurații multiple, cu un set comun de hardware. Abilitatea de schimbare a configurațiilor în timp real conferă flexibilitate maximă în operare.
Acest mod necesită un microcontroller sau alt dispozitiv master, care să fie conectat la portul SPI1 al CS5376. Microcontrollerul poate să rescrie coeficienții filtrului, să schimbe starea de ieșire a filtrului, să valideze și să invalideze semnalul de test, să corecteze offset – ul și câștigul pe durata de operare.
Pentru a seta configurația lui CS5376, microcontrollerul scrie o serie de comenzi și de date în blocul de decimare prin intermediul portului SPI1.
Modul independent de funcționare
Dacă CS5376 trebuie să facă parte dintr – un sistem cu o configurație fixă, atunci microcontrollerul nu mai este necesar. În modul independent de funcționare, CS5376 încarcă informații din EEPROM (pentru o configurație fixă) și începe imediat operarea. EEPROM – ul conține toate informațiile de configurare, inclusiv coeficienții filtrului, setările regiștrilor și datele pentru semnalul de test.
Este posibil să nu se cunoască valorile de corecție ale offset – ului și ale câștigului înaintea dezvoltării unui sistem. Dacă memoria EEPROM poate fi reprogramată, sistemul poate încărca informațiile, dar cu corecția offset – ului și a câștigului invalidate și se calculează valorile corespunzătoare de corecție.
Noile valori de corecție sunt programate în EEPROM, iar CS5376 va reîncărca informațiile, dar cu corecția offset – ului și a câștigului validate.
Modul mixt
Modul mixt implică un efort ingineresc mai mare și reprezintă o combinație a modurilor anterioare. În modul mixt, CS5376 încarcă, inițial, informații dintr – un EEPROM. După încărcare, un microcontroller va completa informațiile de configurare prin scrierea comenzilor în blocul de decimare, cu ajutorul portului SPI1.
Modul mixt este mult mai complex la nivel de sistem. După ce configurația inițială este încărcată, microcontrollerul preia comanda portului SPI1 și completează configurația la cerere.
EEPROM – ul nu trebuie să interfereze cu microcontrollerul la tranzacțiile prin SPI1, trebuind asigurat faptul că încărcarea inițială a fost completă.
Completarea cu informațiile de configurare de la microcontroller nu poate fi făcută până când EEPROM – ul nu cedează controlul portului SPI1. Pentru a garanta acest lucru, microcontrollerul trebuie să monitorizeze pinul CS11 / GPIO11 conectat la EEPROM, pentru inactivitate, sau, mai simplu, trebuie să aștepte pe durata maximă necesară încărcării din EEPROM. Timpul necesar de încărcare din EEPROM depinde de numărul coeficienților scriși, de numărul regiștrilor scriși și de faptul că datele despre semnalul delta – sigma de test au fost sau nu scrise.
O cerință finală pentru modul mixt este abilitatea de adresare atât a CS5376, cât și a configurației EEPROM.
II.3.3. Testele proprii de reset
După ce semnalul de reset a fost activat, dar înainte ca CS5376 să înceapă operația de încărcare a informațiilor de configurare, este rulată o serie de teste proprii. Aceste teste verifică operarea blocului de decimare și raportează codurile de trecere / de eșuare a testelor în registrul SELFTEST (0x2F). Întreaga gamă de teste proprii necesită aproximativ 60 ms pentru a fi completă.
II.4. Blocul de decimare
CS5376 prezintă o arhitectură de procesare a semnalului cu mai multe etaje, constând într – un filtru sinc hardware, două filtre FIR și un filtru IIR cu ordin selectabil 1, 2 sau 3. Arhitectura filtrului este flexibilă, prezentând și capacitatea de selectare a etajelor, iar datele de ieșire sunt disponibile după oricare filtru. Figura II.3 prezintă etajele filtrului digital CS5376.
Figura II.3. Etajele filtrului digital CS5376
Filtrele digitale au rapoartele de decimare astfel încât pot stabili rate ale cuvântului de ieșire (OWRs) între 62,5 sps și 4000 sps.
Tabelul 3 ilustrează ratele de ieșire standard și perioadele asociate ale acestora. Rate mici ale cuvântului de ieșire pot fi realizate prin frecvențe mici ale clock – ului master de intrare.
Tabelul 3. Ratele de ieșire OWR
Coeficienții ficși sau programabili
CS5376 este realizat astfel încât să poată încărca coeficienții filtrelor și alte informații de configurare, prin intermediul portului SPI1, fie de la un microcontroller, fie dintr – o memorie EEPROM.
Coeficienții filtrului programabil FIR pot implementa orice tip de filtru cu răspuns finit la impuls. În funcție de cerințele aplicațiilor, pot fi implementate diferite tipuri de filtre: cu fază liniară, cu fază minimă, cu compensarea fazei etc.
Coeficienții filtrului programabil IIR pot implementa orice tip de filtru cu răspuns infinit la impuls de ordinul 1, 2 sau 3, cu orice atenuare de –3 dB în banda de măsurare.
Un set de coeficienți FIR și IIR este inclus în CS5376, pentru a asigura o setare ușoară în aplicațiile care nu necesită coeficienți speciali.
Acești coeficienți conduc la caracteristici de filtrare excelente: filtre FIR trece – jos, având atenuarea de –3 dB la 40 % fs, cu un riplu mai mic de ± 0,01 dB și atenuarea oprește bandă mai mare de 130 dB. Filtrele trece – sus IIR asigură un răspuns al filtrului Butterworth de ordinul 3 cu atenuarea de –3 dB la 2 % fs.
II.5. Interfața periferică serială SPI1
Interfața periferică serială SPI1 este o interfață SPI standard master / slave, fiind prima interfață cu blocul de decimare al CS5376. Acest port operează ca master SPI, când informația este încărcată dintr – o memorie EEPROM, sau ca slave SPI, când CS5376 comunică cu un microcontroller.
Modul master
Portul SPI1 funcționează în modul master numai dacă informația de configurare este încărcată dintr – o memorie EEPROM (modul independent de funcționare al CS5376). În acest mod, CS5376 inițiază transferurile seriale de citirea a valorilor registrului de configurare, coeficienților filtrului digital și a datelor de test din memorie EEPROM.
După ce toate aceste informații sunt încărcate, portul SPI1 trece în modul slave pentru a realiza interfațarea cu un microcontroller, dacă acesta este prezent în sistem. La tranzacțiile seriale în modul master, este generată o ieșire de chip select la pinul CS11 / GPIO11 și o ieșire serială de clock la pinul SCK1. Datele de ieșire sunt disponibile la pinul MOSI, iar datele de intrare (de la EEPROM) sunt primite la pinul MISO
Figura II.4. Interfața periferică serială SPI1
Modul slave
Când CS5376 încarcă informații de la un microcontroller (modul co – procesor) sau după ce încarcă informațiile dintr – un EEPROM (modul independent de funcționare), portul SPI1 operează în modul slave.
În modul slave CS5376 este pasiv, cu transferurile seriale inițiate de către un microcontroller sau alt dispozitiv master SPI. Microcontrollerul folosește comenzile SPI1 pentru a scrie valorile regiștrilor de configurare, coeficienții filtrului digital și datele pentru fluxul de biți de test dintr – o memorie locală sau din canalul de comunicații.
Tranzacțiile seriale în modul slave impun microcontrollerului să folosească pinul SSI/ ca chip select pentru CS5376 și să genereze un semnal de clock serial (o intrare serială de clock) la pinul SCK1.
Datele seriale sunt primite de la microcontroller la pinul MOSI, iar datele de ieșire ale CS5376 sunt furnizate la pinul MISO.
Descrierea pinilor interfeței SPI1
Portul SPI1 este o interfață sincronă serială standard, bidirecțională, prin trei fire. Pinii SCK1, MISO și MOSI, împreună cu oricare dintre pinii de chip select CS11 sau SSI/, sunt utilizați pentru interfațarea blocului de decimare al CS5376 cu dispozitivele seriale externe.
Pinii SINT/, SSO/ și CS8 – CS10 nu sunt utilizați, dar pot face portul SPI1 extensibil în viitor.
CS11 – pin 46
Pin de ieșire, chip select în modul master, activ pe nivel logic „low”.
Semnalul de chip select pentru EEPROM este generat automat când filtrul digital lucrează în modul independent.
SSI/ – pin 49
Pin de intrare, chip select în modul slave, activ pe nivel logic „low”.
Semnalul de chip select plasează portul SPI1 în modul slave, pentru a primi comenzile de la microcontroller.
SCK1 – pin 48
Ieșire de clock serială în modul master, intrare de clock serială în modul slave.
În ambele moduri, un front pozitiv al clock – ului serial indică validitatea datelor, iar transferurile se fac pe front negativ.
În modul master, pinul SCK1 este o ieșire care generează un clock serial, pentru ca datele să fie citite din configurația EEPROM. Frecvența clock – ului serial de ieșire, în modul master, este de 1,024 MHz.
În modul slave, pinul SCK1 reprezintă o intrare care primește un clock serial de la microcontroller. Frecvența clock – ului serial de intrare, în modul slave, poate fi oricare până la o valoare maximă de 4,096 MHz.
MOSI – pin 51
Ieșire de date în modul master, intrare de date în modul slave.
Datele sunt valide pe frontul crescător al SCK1, iar transferurile se fac pe front descrescător.
MISO – pin 50
Intrare de date în modul master, ieșire de date în modul slave.
Datele sunt valide pe frontul crescător al SCK1, iar transferurile se fac pe front descrescător.
SINT/ – pin 52
Pin de ieșire pentru întreruperile SPI1.
Un impuls de ieșire indică faptul că datele au fost scrise în regiștrii SPI de către blocul de decimare.
SSO/ – pin 47
Pin de ieșire, chip select în modul slave, activ pe nivel logic „low”.
Reprezintă o ieșire de chip select care este similară pinului SSI/.
CS8 – CS10 – pinii 43 – 46
Pini adiționali de chip select pentru modul master al SPI1.
II.6. Interfața periferică serială SPI2
Portul SPI2 este doar port master SPI, realizat pentru a simplifica interfațarea cu multiplele periferice seriale. Un microcontroller sau alt dispozitiv master SPI necesită numai interfațarea cu portul SPI1 al CS5376 pentru a putea controla până la 20 dispozitive slave seriale, din care numai să citească, sau până la 5 dispozitive slave seriale în care să și scrie, utilizând portul SPI2.
Descrierea pinilor interfeței SPI2
Portul SPI2 utilizează un clock serial comun (SCK2), un pin de ieșire serială (SO), patru intrări seriale (SI1 – SI4) și 5 pini de chip select (CS0 – CS4), pentru a comunica cu perifericele seriale.
SCK2 – pin 41
Clock de ieșire al portului SPI2. Frecvența maximă este 4,096 MHz.
SO – pin 30
Ieșire de date a SPI2.
SI1 – SI4 – pinii 29 – 26
Intrări de date ale SPI2.
CS0 – CS4 – pinii 32 – 36
Pinii de chip select ai portului SPI2.
Figura II.5. Interfața periferică serială SPI2
II.7. Portul serial de mare viteză SD
După ce filtrarea digitală este completă, fiecare cuvânt de ieșire de 24 de biți este combinat cu un cuvânt de stare de 8 biți. Acest cuvânt de date de 32 de biți este scris într – un buffer FIFO și apoi este transmis la interfața de comunicație prin intermediul portului serial de mare viteză SD.
Bufferarea asigurată de portul SD prin acest buffer FIFO relaxează cerințele de timp pentru datele de conversie de la CS5376.
Descrierea pinilor portului serial SD
STDKI – pin 64
Semnal de intrare care va iniția semnalul SDRDY/, acesta din urmă semnalând demararea unui transfer prin portul SD.
SDRDY/ – pin 61
Semnal care trece pe nivel logic „low” pentru a indica faptul că cuvintele de conversie de 32 de biți sunt disponibile pentru a fi transferate.
SDCLK – pin 62
Clock de intrare care determină rata la care biții SDDAT vor fi transferați. Datele sunt validate pe frontul pozitiv al SDCLK, iar transferurile se fac pe front negativ.
SDDAT – pin 60
Ieșire serială de date pentru cuvintele de conversie. Formatul datelor la această ieșire constă într – un byte de stare și într – un cuvânt de date de conversie de 3 byte.
STDKO – pin 63
Semnal de ieșire care indică faptul că transferul curent prin portul SD a fost complet.
II.8. Pinii de intrare – ieșire de uz general
Blocul pinilor de intrare – ieșire de uz general asigură 12 pini de uz general, pentru interfațarea cu hardware – ul extern. Fiecare pin poate fi configurat ca intrare sau ca ieșire, cu un rezistor intern de polarizare validat sau nevalidat. Câțiva pini GPIO au funcții duble, putând fi folosiți ca pini de chip select ai porturilor SPI1 și SPI2.
Figura II.6 prezintă structura unui pin GPIO bidirecțional cu posibilitatea de chip select. Fiecare pin GPIO este programat prin trei biți ai regiștrilor GPCFG0 sau GPCFG1.
Figura II.6. Structura unui pin GPIO bidirecțional
Când CS5376 este utilizat ca master SPI, pinii GPIO8 – GPIO11 (CS8 – CS11) operează ca pini de chip select ai SPI1, iar pinii GPIO0 – GPIO4 (CS0 – CS4) operează ca pini de chip select ai portului SPI2.
Semnalul de chip select de la SPI1 sau de la SPI2 este aplicat unei porți logice AND, împreună cu bitul de date GPIO corespondent.
II.9. Portul de test JTAG
Filtrul digital CS5376 include un port de test JTAG. Cu ajutorul acestuia, pot fi verificate interconexiunile design – ului prin scrierea și citirea datelor direct la / de la pinii filtrului, utilizând un controler TAP.
Descrierea pinilor portului JTAG
TRST/ – pin 1
Pin de intrare. Semnalul aplicat la acest pin reinițializează controlerul portului de test (TAP).
TMS – pin 2
Pin de intrare. Semnalul aplicat la acest pin controlează controlerul portului de test (TAP).
TCK – pin 3
Pin la care este aplicat semnalul de clock pentru controlerul TAP.
TDI – pin 4
Pin de intrare. Furnizează calea prin care datele seriale intră în circuit.
TDO – pin 5
Pin de ieșire. Furnizează calea prin care datele seriale ies din circuit.
II.10. Interfața cu convertorul delta – sigma
CS5376 poate asigura filtrarea digitală a până la patru fluxuri de biți delta – sigma. Semnalele de la modulatoare și spre modulatoare sunt vehiculate prin interfața de date cu modulatoarele (MDI).
Figura II.7. Interfața MDI
Descrierea pinilor interfeței MDI
CS5376 conferă fiecărui modulator o intrare dedicată de date (MDATA), o intrare dedicată pentru semnalul de eroare (MFLAG) și furnizează un semnal de clock la pinul MCLK și unul de sincronizare la pinul MSYNC.
MCLK, MCLK / 2 – pinii 13, 12
Clock – uri de ieșire, generate pentru modulatoare.
MSYNC – pin 14
Semnal de sincronizare (ieșire) care asigură reinițializarea modulatoarelor.
MDATA1 – MDATA4 – pinii 15,17, 19, 21
Reprezintă intrările pentru datele de la modulatoare. Ratele tipice ale semnalelor MDATA sunt 512 kbit și 256 kbit.
MFLAG1 – MFLAG4 – pinii 16, 18, 20, 22
Sunt intrări logice care indică faptul că modulatorul este instabil datorită aplicării unui semnal prea mare la intrările analogice ale acestuia.
MCLK și MCLK / 2 sunt semnale de clock generate de către filtrul digital CS5376. La pinul MCLK poate fi generat un semnal cu frecvențe de 4,096 MHz, 2,048 MHz, 1,024 MHz sau 512 kHz dintr – un clock master de 32, 768 MHz. Aceste frecvențe pot fi selectate din registrul CONFIG (0X00).
La pinul MCLK / 2 este produs un semnal cu o frecvență medie față de cea selectată în registrul CONFIG. Modulatorul CS5372 așteaptă o frecvență a MCLK de 2,048 MHz, în timp ce modulatorul CS5371 așteaptă o frecvență a MCLK de 1,024 MHz.
Semnalul MSYNC este produs dintr – un semnal extern de intrare aplicat la pinul SYNC.
II.11. Sincronizarea sistemului
În multe aplicații, CS5376 este utilizat pentru crearea unei rețele distribuite de măsurare. Pentru a fi utile, seturile de date de la diverșii sensori din rețea trebuie să aibă între ele o relație cunoscută în timp.
Datele de la sensori pot fi combinate pe durata postprocesării, pentru a asigura mult mai multă informație decât datele de la un singur sensor. Pentru stabilirea unei relații cunoscute în timp, CS5376 poate funcționa sincron cu rețeaua externă.
CS5376 utilizează un clock de intrare de 32,768 MHz, care este divizat pentru generarea frecvențelor interne de clock: 8,192 MHz, 4,096 MHz, 2,048 MHz, 512 kHz, 256 kHz, 128 kHz și 32 kHz.
Ratele de clock pentru blocul de decimare, timer – ul watchdog, filtrul sinc și modulator sunt selectate dintre aceste frecvențe, prin intermediul registrului CONFIG.
Când clock – ul de intrare este sincronizat cu rețeaua externă, clock – urile interne ale CS5376 vor fi, de asemenea, sincronizate. Un clock de intrare sincronizat poate fi garantat numai printr – un design atent al distribuției clock – ului în rețeaua externă.
II.12. Timer – ul watchdog
Un timer watchdog inclus în CS5376 poate asigura, suplimentar, robustețea sistemului, prin monitorizarea blocului de decimare. Scopul acestei acțiuni este prevenirea condițiilor de eroare.
Dacă o perioadă de timp programată se scurge fără ca blocul de decimare să reinițializeze, automat, timer – ul watchdog, atunci CS5376 realizează un reset hardware. Reset – ul hardware conduce la încărcarea informațiilor de configurare din memoria EEPROM sau restabilește comunicația cu microcontrollerul, în funcție de selecția acestor două moduri.
II.13. Generatorul de test
Generatorul de test încorporează un modul de interpolare a datelor și un modulator delta – sima digital, care primește, periodic, date de intrare de 24 de biți de la blocul de decimare. Generatorul produce un semnal de clock la pinul TBSCLK și un flux de biți delta – sigma la pinul TBSDATA.
Figura II.8. Generatorul de test
TBSCLK – ieșire dedicată de clock, pentru interfațarea cu un convertor digital – analogic extern de test (pinul 8).
TBSDATA – ieșire dedicată de date, pentru interfațarea cu un convertor digital – analogic extern de test (pinul 9).
II.14. Câștigul programabil și corecția offset – ului
Operația finală a filtrului digital este de a aplica câștigul definit de utilizator și corecția offset – ului la ieșirea de date. Valoarea de corecție a câștigului este independentă și programabilă pentru fiecare canal, fiind utilizată la normalizarea câștigului pentru sensorii din rețea.
Similar, corecția offset – ului este independentă și programabilă pentru fiecare canal, fiind utilizată la corecția offset – ului de c.c. al sensorilor.
CS5376 include și o subrutină de calibrare a offset – ului, care calculează, automat, valorile de corecție ale offset – ului.
Figura II.9. Corecția câștigului și a offset – ului
SISTEM DE ACHIZIȚIE DE DATE PENTRU SEISMOGRAFE MARINE
III.1. Descriere generală
Sistemul este dezvoltat în jurul filtrului digital CS5376 și a convertorului analog –digital delta – sigma CS5372, realizate de Cirrus Logic. Acest sistem include patru canale de măsurare, trei pentru semnalele de la sensorii geofon și unul pentru semnalele de la hidrofon. Schema bloc simplificată a sistemului este prezentată mai jos:
Filtrul digital lucrează în modul co – procesor, microcontrollerul extern MC68332 operând ca „host” local. Microcontrollerul scrie comenzile de configurare și coeficienții filtrului digital. Comunicația între MC68332 și CS5376 se realizează prin intermediul interfeței standard SPI1.
Interfața periferică serială SPI2 și portul de test JTAG nu sunt utilizate.
O referință de tensiune de 2,5 V fixează gama dinamică cea mai largă și conduce la obținerea celui mai bun raport semnal – zgomot. Pot fi măsurate semnale maxime de 5 V, valori vârf – la – vârf.
Întrucât consumul de putere reprezintă un factor important pentru echipamentele alimentate de la baterii, s – a urmărit obținerea unui consum cât mai mic. Partea digitală este alimentată cu tensiune continuă de 3,3 V, iar partea analogică cu tensiuni continue de ± 3,3V.
Semnalul de clock și semnalul de sincronizare urmează să fie furnizate în sistem prin intermediul unui buffer / line driver cu intrări tolerante la tensiuni de 5 V, direct compatibil cu familiile TTL sau 5V CMOS.
A1, A2, A3 și A4 sunt buffere de intrare prevăzute cu elemente de protecție împotriva descărcărilor electrostatice și cu circuite de reducere a interferențelor electromagnetice.
Sistemul mai include și circuite de interfațare între semnalele digitale de 3,3 V și 5 V, nefigurate în schema prezentată anterior.
Portul serial de mare viteză SD utilizează o configurație prin care datele de ieșire ale filtrului digital CS5376 sunt disponibile în mod continuu. Formatul acestor date de ieșire este de 32 de biți : 8 biți de stare și 24 de biți ai conversiei.
Design – ul conceptual al sistemului a fost realizat în programul P – CAD al companiei Altium Limited.
III.2. Conectorii de semnal
Semnalele de la hidrofon sunt preluate de sistem prin intermediul conectorului J6 (HEADER4), iar semnalele de la sensorii geofon sunt disponibile la conectorul J7 (HEADER8).
Hidrofonul, cu ajutorul unui material piezoelectric, este sensibil la presiunea apei.
Sensorii geofon, dispuși ortogonal, doi în poziție orizontală și unul în poziție verticală,
au rolul de a sesiza mișcările ușoare ale stratului marin.
III.3. Buffer-ele de intrare
Design-ul tuturor sistemelor de achiziție de date trebuie să aibă în vedere descărcările electrostatice (electrostatic discharge – ESD), interferențele electromagnetice – EMI) și eventualele supratensiuni (overvoltage). Cu toate că aceste condiții sunt mult diferite, circuitele utilizate pentru protecția împotriva acestora sunt asemănătoare. Aceasta implică posibilitatea de realizare a unui singur circuit, care să realizeze protecția împotriva tuturor acestor trei condiții.
Sistemul de achiziție de date realizat utilizează ca buffere de intrare patru amplificatoare operaționale OP97, realizate de Analog Devices, câte unul pentru fiecare canal al sistemului.
OP97 reprezintă o alternativă de mică putere relativ la amplificatorul de precizie, standard industrial, OP07. OP97 menține performanțele standard stabilite de OP07, dar aceasta se realizează cu un curent absorbit de la sursa de alimentare de numai 600 μA, de șase ori mai mic față de cel necesar amplificatorului OP07. Tensiunea de offset este doar de 25 μV, în timp ce rejecția de mod comun este de minim 114 dB. În plus, tensiunea de alimentare este cuprinsă între ± 2,25 V și ± 20 V. Toate acestea fac ca amplificatorul operațional OP97 să fie preferat pentru instrumentele portabile și instrumentele alimentate de la baterii.
În cazul de față, OP97 este utilizat în configurație neinversoare, semnalul provenit de la sensori aplicându – se pe intrarea IN +.
Potențiometrul POT3386 este utilizat pentru corecția offset – ului, valoarea acestuia putând fi cuprinsă între 5 kΩ și 100 kΩ.
Pentru explicarea structurii de intrare realizate voi considera cazul unui singur canal, celelalte trei canale dispunând de structuri de intrare identice.
Protecția la supratensiuni
Când tensiunea de intrare a unui amplificator depășește domeniul tensiunii de alimentare, acesta se poate distruge prin apariția unor curenți de valori mari. Tipic, valorile permise pe care le poate lua tensiunea de intrare sunt fixate de tensiunile de alimentare pozitivă și negativă sau pot depăși aceste tensiuni cu numai 0,3 V. Unele amplificatoare operaționale prezintă rezistoare interne de limitare a curentului, care permit tensiunii de intrare să depășească domeniul tensiunii de alimentare.
Pinii de intrare ai amplificatorului operațional OP97 prezintă diode „spate – în – spate” și astfel sunt protejați împotriva tensiunilor diferențiale mari. Rezistoarele interne de limitare a curentului nu sunt utilizate, așa că performanțele de zgomot mic sunt menținute. Tensiunile de mod comun la intrarea amplificatorului nu sunt restricționate și, prin urmare, ele pot depăși domeniul maxim al tensiunilor de alimentare utilizate.
Corecția offset – ului se realizează cu ajutorul potențiometrului conectat între pinii 1 și 8, cursorul acestuia fiind conectat la tensiunea de alimentare pozitivă.
Rezistorii de protecție pot genera prea mult zgomot. În acest caz, diodele externe de protecție Schottky reprezintă cea mai bună metodă împotriva supratensiunilor. Din păcate, majoritatea diodelor uzuale (Schottky, cu siliciu, cu germaniu) prezintă curenți de scurgeri mari (leakage currents) care pot cauza erori semnificative de offset la intrarea amplificatorului. Valoarea curentului de scurgeri crește direct proporțional cu temperatura.
Descărcările electrostatice
Tensiunile și curenții de vârf mari generați de descărcările electrostatice pot distruge parțial sau total un circuit integrat. Câteva specificații referitoare la utilizarea sigură a semiconductorilor sunt bine – cunoscute: STD – 883B, METHOD 3015.7 (denumită și Human Body Model sau HBM) și The Charged Device Model (CDM).
Începând cu 1996, întregul echipament electronic comercializat în Uniunea Europeană trebuie să fie imun la descărcările electrostatice, așa cum este prevăzut în specificația IEC1000 – 4 – 2. Aceasta este o specificație la nivel de sistem, aplicabilă echipamentului în sine și nu, individual, circuitului integrat.
Realitatea practică este aceea că elementele de condiționare a semnalului (în primul rând amplificatoarele, care reprezintă „the first line of fire”) trebuie protejate împotriva descărcărilor electrostatice specifice sau trebuie să prezinte imunitate la ele. Oricum ar fi, circuitele analogice de precizie prezintă un pericol de distrugere mai mare decât circuitele digitale obișnuite. Ele nu pot utiliza structurile tradiționale de protecție ESD, acestea ducând la creșterea valorilor curenților de scurgeri de intrare.
O tehnică simplă de protecție a amplificatoarelor împotriva tensiunilor ESD o reprezintă utilizarea rezistorilor serie de intrare, pentru limitarea curenților care intră în amplificator pe durata descărcării electrostatice. Rezistorii de protecție pot fi rezistori din carbon, aceștia fiind neinductivi și sunt preferați celor de tip cu peliculă metalică. Cu toate acestea, aici trebuie făcut un compromis pentru că rezistorii din carbon sunt impreciși și pot introduce zgomot. De aceea, rezistorii serie de intrare R5 și R6 sunt de tipul cu peliculă metalică și de valori relativ mici, pentru reducerea zgomotului.
În această situație, diodele Scottky D1 și D2 joacă un rol important în ceea ce privește protecția la valori mari ale curenților. Avantajul este acela că, utilizând diode, rezistorii de intrare pot avea valori mici.
Diodele Zener D3 și D4, conectate între intrarea de semnal și masa analogică, asigură protecția la supratensiunile de mod comun.
D1 și D2 sunt diode Scottky miniaturale, de montaj superficial, realizate de Philips Semiconductors. D1 include două diode cu catod comun (serie BAS70-05), iar D2 include două diode cu anod comun (serie BAS70-06).
D3 și D4 sunt diode Zener, Philips Semiconductors, serie BZX99C. Pinul 3 nu este conectat. Ambele tipuri de diode sunt disponibile în capsulă SOT-23.
Reducerea interferențelor electromagnetice
Interferentețele de radio – frecvență (denumite și EMI) pot afecta în mod serios performanțele de c.c. ale circuitelor de precizie.
Datorită benzii lor, relativ înguste, amplificatoarele nu pot amplifica cu acuratețe semnalele de RF din domeniul MHz. Dar aceste semnale afară – din – bandă (de mod diferențial sau de mod comun) pot realiza cuplaje cu amplificatorul de precizie prin intermediul intrărilor, ieșirii sau pinilor de alimentare. Prin urmare, un nedorit offset de c.c. poate rezulta la ieșirea amplificatorului. Din fericire, o filtrare corespunzătoare poate preveni sau minimiza erorile cauzate de EMI.
Amplificatoarele de precizie sunt sensibile mai ales la interferențele de mod comun.
Filtrarea de mod comun se realizează prin intermediul grupului R5/C4 și a grupului R6/C5.
R5 = R6 trebuie să fie rezistori 1%
C1 = C2 trebuie să fie condensatoare 5%
CM = R5*C4 = R5*C6.
De asemeni, R5 și R6 trebuie să fie rezistori tip peliculă metalică. Condensatoarele C4 și C5 pot fi condensatoare tradiționale 5% de tip argint – mică, miniaturale cu mică sau Panasonic 2% PPS.
Pentru un optim de performanță, componentele filtrului EMI vor fi montate simetric pe placa de circuit imprimat. Mai mult de atât, intrările neinversoare ale amplificatoarelor de intrare și pinii de alimentare prezintă bobine de ferită Ferroxcube.
Filtrul antialias de intrare in modulator
Semnalele de intrare în modulatoarele CS5372 / CS5376 trebuie să se încadreze între limitele domeniului de semnal, pentru a asigura stabilitatea buclei modulatorului și pentru a preveni efectul alias provocat de frecvențele înalte. Modulatoarele sunt de ordinul 4 și, prin urmare, stabilitatea lor este condiționată, putând fi afectată de amplitudinile mari. De asemeni, efectul alias duce la degradarea performanțelor modulatorului dacă intrările de semnal nu sunt prevăzute cu filtre împotriva semnalelor de frecvențe ridicate, care pot apărea în timpul măsurărilor.
Utilizarea pe intrările diferențiale a unui simplu filtru trece-jos, cu un singur pol, asigură eliminarea semnalelor care nu se încadrează în banda de măsurare.
Filtrarea antialias poate fi activă, prin utilizarea unui amplificator înaintea modulatorului, sau pasivă, prin utilizarea unui filtru RC conectat între intrările analogice diferențiale, brută și fină. Un filtru RC este recomandat chiar și în cazul în care se utilizează un amplificator, „lovitura de încărcare” (charge kick) diminuându – se.
Atenuarea de – 3 dB a filtrului antialias de intrare trebuie setată la frecvența internă de eșantionare a modulatorului împărțită la 64.
Frecvența de eșantionare a modulatorului reprezintă frecvența semnalului de clock (MCLK) împărțită la 64. Dacă MCLK = 2,048 MHz, frecvența de eșantionare a modulatorului este 512 kHz, fiind necesar un filtru de intrare cu atenuarea de – 3 dB la 8 kHz.
MCLK Frequency = 2,048 MHz;
Sampling Frequency = MCLK / 4 = 512 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 8 kHz;
RC Filter = 8 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Este important de reținut că atunci când se utilizează modul de funcționare la putere mică Low Power Mode (LPWR = 1 și MCLK = 1,024 MHz), frecvența de eșantionare a modulatorului este 256 kHz și, astfel, atenuarea de – 3 dB poate fi coborâtă la o frecvență de 4 kHz.
MCLK Frequency = 1,024 MHz;
Sampling Frequency = MCLK / 4 = 256 kHz;
– 3 dB Filter Corner = Sample Freq / 64 = 4 kHz;
RC Filter = 4 kHz = 1 / [ 2π * (2* Rdiff) * Cdiff ].
Componentele filtrelor de pe intrările brută și fină trebuie să aibă valori identice, astfel încât să se obțină performanțe optime. Valorile condensatoarelor nu trebuie să fie mai mici de 0,01 μF. Intrarea brută poate utiliza condensatoare de tip X7R sau C0G, în timp ce intrarea fină necesită numai condensatoare de tip C0G, pentru o liniaritate optimă. Utilizând condensatoare de tip X7R pe intrările fine, raportul semnal – distorsiuni SDR poate fi degradat cu până la 8 dB.
III.4. Tensiunile de alimentare ale sistemului. Alegerea regulatoarelor de tensiune
Sistemul realizat este alimentat de la baterii de c.c. de 12 V. În mod evident, acest nivel de tensiune nu poate fi utilizat pentru alimentarea elementelor componente ale sistemului.
Datorită faptului că sistemul de achiziție reprezintă o parte integrantă a unui echipament portabil, consumul de putere este unul dintr cei mai importanți factori care trebuie avuți în vedere la design – ul acestuia.
Ținând cont de configurațiile de alimentare în care pot funcționa cele două convertoare delta – sigma CS5372 și filtrul digital CS5376, atât partea analogică cât și partea digitală utilizează tensiuni de alimentare de 3,3 V. Din păcate, singurele elemente din circuit care necesită tensiuni de 5V sunt transceiver-ele 74LVC4245A. Pe de altă parte, ele prezintă avantajul unei interfațări ușoare între tensiunile 5V TTL – 3,3V CMOS sau 5V CMOS – 3,3V CMOS.
Totodată, utilizarea circuitului integrat 74LVC4245 contribuie la simplificarea sistemului prin minimizarea numărului de componente.
Tensiunea de 5V necesară acestora este furnizată în sistem prin intermediul conectorului QSPI. Ea este filtrată prin intermediul bobinei de ferită L26, iar dioda D17 asigură protecția la eventualele supratensiuni.
Obținerea tensiunilor de 3,3 V utilizate de sistem se realizează cu ajutorul regulatoarelor de tensiune. Acestea trebuie să furnizeze la ieșire tensiunile de +3,3 V, respectiv -3,3 V, în timp ce tensiunea de intrare este de +12 V, respectiv -12 V.
Curentul de ieșire al acestor regulatoare trebuie să fie suficient de mare, pentru a satisface consumul părții analogice și al celei digitale. Partea analogică necesită atât tensiuni pozitive de 3,3V cât și tensiuni negative de -3,3V. În schimb, partea digitală utilizează doar tensiuni pozitive.
Pentru utilizarea unui anumit regulator de tensiune, este necesar calculul consumului circuitelor integrate ce compun sistemul:
Consumul părții analogice
pentru tensiunea pozitivă VA+
4OP97: 4*600 A = 2400 A = 2,4 mA;
LT1019-2.5: 1mA;
2LT1077: 2*60 A = 120 A = 0,12 mA;
2CS5372: 2*7 mA = 14 mA.
Consumul aferent tensiunii VA+ este de aproximativ 20 mA.
pentru tensiunea negativă VA-
Consumul este similar, aproximativ 20 mA.
Consumul părții digitale
MAX6801: 4 A;
74HC00: 20 A;
74LVC125: 10 A;
274LVC4245: 2*10 A pentru portul A și 2*10 A pentru portul B;
CS5376: 22 mW / 3,3 V = 6,66 mA.
Curentul total consumat de partea digitală este de aproximativ 10 mA.
Având în vedere calculul curenților necesari, au fost selectate următoarele regulatoare de tensiune:
pentru tensiunea VA+, regulatorul de tensiune pozitivă LT1521-3.3, Linear Technology;
pentru tensiunea VCC, regulatorul de tensiune pozitivă LT1521-3.3, Linear Technology;
pentru tensiunea VA-, regulatorul de tensiune negativă LT1964, ajustabil, Linear Technology;
Tensiunile de intrare (+12 V sau -12 V) sunt furnizate acestora prin intermediul conectorului J5 (HEADER6).
Pinii de intrare ai regulatoarelor prezintă bobine de ferită (L27, L28, L29) și condensatoare de decuplare. Protecția la supratensiuni este asigurată de diodele D18, D19, D20 (serie 1.5 KE – transient voltage suppresors).
De asemeni, alimentarea tuturor componentelor părții analogice se realizează prin intermediul unui rezistor și al unei bobine de ferită, iar toți pinii de alimentare ai sistemului prezintă condensatoare de decuplare.
LT1521-3.3. Regulator de tensiune pozitivă
300 mA Low Dropout Regulator with Micropower Quiescent Current and Shutdown
Acest regulator este capabil de a furniza un curent de ieșire de 300 mA, cu o cădere de tensiune pe ieșire de 0,5 V. Este destinat utilizării în sistemele alimentate de la baterii și poate opera cu condensatoare de ieșire de valori mici. Este stabil cu un singur condensator de 1,5 F pe ieșire, în timp ce majoritatea regulatoarelor mai vechi necesită condensatoare de capacități între 10 F și 100 F. Pot fi utilizate mici condensatoare de ceramică.
Intrarea poate fi conectată chiar la tensiuni mai mici decât tensiune de ieșire, inclusiv tensiuni negative, fără ca curentul de ieșire să circule dinspre ieșire spre intrare.
Pinul SENSE al regulatorului reprezintă intrarea amplificatorului eroare. Tensiunea de ieșire optimă se obține când acest pin este conectat la pinul de ieșire al regulatorului.
Tensiunea de alimentare este furnizată regulatorului prin intermediul pinului 8, IN. Pentru înlăturarea oricăror deficiențe, acest pin trebuie conectat la masă prin intermediul unui condensator de trecere. Un condensator de trecere între 1 F și 10 F este suficient.
LT1521 include câteva protecții care îl fac ideal pentru circuitele alimentate de la baterii. Pe lângă limitarea curentului și limitarea termică, circuitul este protejat contra tensiunilor de intrare inverse, de ieșire inverse și împotriva tensiunilor dinspre ieșire spre intrare.
LT1964. Regulator de tensiune negativă
200 mA, Low Noise, Low Dropout Negative Micropower Regulator in ThinSOT
LT1964 este un regulator de tensiune negativă, asigurând un consum nesemnificativ și un zgomot foarte mic. Circuitul este capabil de a furniza un curent de ieșire de 200 mA, cu o cădere de tensiune pe ieșire de 340 mV. Cu un condensator de trecere extern de 0,01 F, zgomotul de ieșire este redus la 30 VRMS.
Protecția internă a circuitului include o protecție a ieșirii și a intrării la tensiuni inverse, o protecție la supracurenți și o limitare termică.
Circuitul este disponibil cu o tensiune de ieșire fixă de -5 V, dar există și integrate cu tensiune de ieșire ajustabilă. Aceasta se realizează cu ajutorul unei tensiuni de referință de -1,22 V. Întrucât nu există regulatoare LT1964 pentru tensiuni fixe de -3,3 V, obținerea acesteia se realizează cu ajutorul unui regulator ajustabil.
Tensiunea de ieșire de -3,3 V este stabilită de raportul a două rezistențe externe, R47 și R75.
Curentul prin rezistența R75 este egal cu -1,22 V / R47, iar curentul prin R74 este suma între curentul prin R75 și curentul pinului ADJ. Curentul pinului ADJ, la 25 C, este 30 nA.
Valoarea rezistenței R75 trebuie să fie mai mică de 250 k, pentru a minimiza erorile tensiunii de ieșire cauzate de curentul IADJ. Tensiunea de ieșire poate fi calculată cu relația:
VADJ = -1,22 V;
IADJ = 30 nA la 25 C;
Tensiunea de ieșire VOUT = -3,3 V.
LT1964 poate utiliza un condensator de trecere (C97) între pinul VOUT și pinul BYP, în scopul obținerii unui zgomot nesemnificativ. În tot cazul, este recomandat un condensator de calitate.
Regulatorul este realizat astfel încât să fie stabil cu o gamă largă de condensatoare de ieșire. Pentru prevenirea oscilațiilor, este necesar minimum un condensator de ieșire de 1 F (C98, C103).
III.5. Referința de tensiune
Convertoarele delta – sigma CS5371 / CS5372 sunt realizate astfel încât o tensiune de referință de 2,5 V, aplicată între pinii VREF + și VREF -, să fixeze domeniul maxim al intrărilor analogice.
Cu o tensiune de referință de 2,5 V se obține gama dinamică cea mai largă și cel mai bun raport semnal – zgomot, cu toate că poate fi utilizată o tensiune de referință și mai mică.
Când modulatoarele CS5371 / CS5372 lucrează cu o referință de tensiune de 2,5 V, intrările analogice pot măsura semnale maxime de 5 V, valori vârf – la – vârf.
În configurațiile de alimentare duale, referința de tensiune trebuie alimentată de la VA + și VA-, cu pinul VREF + al modulatorului conectat la ieșirea referinței de tensiune și pinul VREF- conectat la VA-.
Pentru că majoritatea referințelor de tensiune de 2,5 V necesită tensiuni de alimentare mai mari de 3 V, când se alimentează referința cu tensiuni de ± 2,5 V sau de ± 3 V, tensiunea de referință aplicată pinului VREF + este definită relativ la tensiunea VA -. Prin alegerea referinței de tensiune, zgomotul în banda de măsurare la pinul VREF + poate fi mai mic decât 1 μV (rms).
Selecția ratei cuvântului de ieșire din filtrul digital CS5376 determină lățimea de bandă peste care zgomotul referinței de tensiune afectează gama dinamică a modulatoarelor CS5371 / CS5372.
Pentru tensiunea de referință de 2,5 V, s-a utilizat referința de tensiune Linear Technology LT1019 – 2.5. Aceasta conduce la un zgomot destul de mic dacă ieșirea este filtrată cu un filtre trece – jos RC.
Configurația utilizează două buffere LT1077 Linear Technology, dar acestea pot fi înlocuite cu oricare amplificator operațional similar pentru tensiuni mici. Ieșirea referinței de tensiune este filtrată cu două filtre trece – jos RC (R19 / C27 și R20 / C28, respectiv R23 / C37 și R24 / C38), zgomotul rezultat fiind suficient de mic.
III.6. Interfața filtru digital CS5376 – microcontroller Motorola MC68332
Filtrul digital CS5376 funcționează în modul slave, transferurile seriale fiind inițiate de către un microcontroller. În cazul de față, este utilizat microcontrollerul Motorola MC68332.
Transferurile seriale se realizează prin intermediul interfeței seriale standard SPI1. De altfel, SPI1 este prima interfață cu blocul de decimare al CS5376.
Deoarece filtrul digital CS5376 operează în modul slave, pinul BOOT trebuie conectat la masa digitală. Acest lucru se realizează cu ajutorul jumper – ului J2 (poziția 2-3). Semnalele necesare interfațării sunt vehiculate prin conectorul standard QSPI (IDC2x8M) și prin transceiver – ele 74LVC4245 (U12 și U13).
Conectorul QSPI
La același conector QSPI, vor fi furnizate și semnalele de clock (CLK – pin 16), respectiv de sincronizare (SYNC – pin 16). Pinii 5, 7, 9, 11, 13 și 15 sunt conectați la masă, iar la pinul 1 este disponibilă tensiunea continuă de 5 V necesară transceiver – elor.
Conversiile 5 V – 3,3 V și 3,3 V – 5 V
Microcontrollerul Motorola MC68332 operează cu nivele logice TTL de 5 V. Nu același lucru se poate spune și despre filtrul digital CS5376, acesta din urmă operând cu nivele CMOS de 3,3 V. Microcontrollerul poate recunoaște nivelele logice CMOS de 3,3 V, dar filtrul digital CS5376 nu poate primi semnale TTL de 5 V.
Probleme similare apar și în ceea ce privește semnalul de clock, semnalul de sincronizare și semnalele portului serial de mare viteză. De această dată, sunt necesare conversii 5V CMOS – 3,3V CMOS și 3,3V CMOS – 5V CMOS. Prin urmare, comunicația între sistemul realizat și sistemul extern se va face prin intermediul transceiver – elor 74LVC4245 (U12 și U13) și a buffer – ului / line driver – ului 74LVC125 (U16). Acestea reprezintă cea mai bună soluție de realizare a acestor conversii. Utilizând numai două transceivere 74LVC4245 și un singur buffer 74LVC125, numărul de componente este redus la minim.
Transceiver – ul U12 servește conversiilor 5 V – 3,3 V, iar transceiver – ul U13 este utilizat pentru conversia 3,3 V – 5 V. Buffer – ul U16 este utilizat pentru conversia 5V CMOS – 3,3V CMOS a semnalelor de clock și sincronizare.
74LVC4245A – level shifter (octal dual supply translating transceiver; 3 – state)
74LVC4245A este un circuit integrat de microputere, operând cu tensiuni de valori mici, realizat în tehnologie CMOS și direct compatibil cu familiile TTL. Este destinat interfațării între 3,3 V și 5 V în mediile cu tensiuni de alimentare mixte 3,3 V / 5 V.
74LVC4245A prezintă o intrare de validare a ieșirii (OE/), pentru o cascadare facilă, și o intrare de control a direcției (DIR).
Domeniul tensiunilor de alimentare este următorul:
pentru portul de 3 V: 1,5V – 3,6V;
pentru portul de 5 V: 1,5V – 5,5V;
Tabelul de funcționare
H = high voltage level;
L = low voltage level;
X = don′ t care;
Z = high – impedance OFF – state.
Semnalul MISO de 3,3V CMOS este convertit în semnal TTL de 5V cu ajutorul lui U13, iar U12 realizează conversia 5V TTL – 3,3V CMOS a semnalelor SCK1, MISO și SSI/. Aceste patru semnale servesc comunicației între interfața SPI a filtrului digital și interfața QSPI a MC68332.
III.7. Configurația portului serial de mare viteză
Portul serial de mare viteză poate opera în două configurații:
o configurație de ieșire continuă, când datele sunt furnizate de fiecare dată ce sunt disponibile;
o configurație de ieșire la cerere, când datele sunt furnizate la cererea controlerului de comunicație.
Sistemul realizat utilizează prima variantă, furnizarea continuă a datelor de ieșire de la portul serial. Această configurație impune ca pinul STDKI să primească, în mod continuu, fronturi crescătoare.
O metodă simplă de generare a acestor fronturi crescătoare la pinul STDKI este aceea de a conecta acest pin la o frecvență de 4 MHz sau la un sistem de clock lent. În momentul în care datele de ieșire sunt disponibile de la blocul de decimare, un front crescător la pinul STDKI va iniția un transfer prin portul SD.
Odată începută această tranzacție, semnalul STDKI trebuie blocat. Astfel, nici un front crescător nu va mai fi recepționat pe durata transferului. Cea mai simplă cale de a realiza acest lucru este blocarea semnalului STDKI cu ajutorul semnalului de ieșire SDRDY, utilizând o poartă logică AND.
La inițierea unui transfer prin portul SD, semnalul SDRDY este forțat de către CS5376 să treacă în starea logică „low”. În acest mod, semnalul de intrare STDKI este blocat. Când transferul prin portul SD este complet, semnalul SDRDY trece automat pe nivel logic „high”, pentru a revalida intrarea STDKI.
Sistemul realizat utilizează ca sursă de fronturi pozitive semnalul MCLK / 2, generat de filtrul digital CS5376 la pinul 12. Nominal, frecvența acestui semnal este de 1,024 MHz.
La fel de bine, putea fi utilizat și semnalul MCLK, de frecvență nominală 2,048 MHz, generat de CS5376 la pinul 13.
Obținerea unei configurații continue de ieșire se poate face pe două căi: utilizând o arie programabilă FPGA (field programmable gate array) sau utilizând componente discrete. În sistemul de față s-au utilizat componente discrete. Numărul de componente discrete necesare este minimizat prin utilizarea circuitului integrat 74HC00 (quad 2 – input NAND gate), care conține patru porți logice NAND cu două intrări.
Jumper – ul J1 cu 3 linii și 3 coloane permite portului serial de mare viteză să funcționeze și cu semnale externe. Astfel, semnalele STDKI și SDRDY sunt disponibile la conectorul P2 (IDC2x5M). De asemeni, semnalele STDKO, SDCLK și SDDAT sunt disponibile la același conector.
Deoarece portul serial poate funcționa doar cu semnale CMOS de 3,3 V, conversiile 5V CMOS – 3,3V CMOS și 3,3V CMOS – 5V CMOS se realizează cu ajutorul transceiver – elor 74LVC4245A, U12 și U13. U12 servește conversiilor 5V – 3,3V, iar U13 servește conversiilor 3,3V – 5V.
Intrările neutilizate ale celor două transceivere au fost conectate la masa digitală. Semnalul TIMEB și semnalul RESET/ extern sunt furnizate în sistem prin același conector, P2.
III.8. Semnalul de clock și semnalul de sincronizare
Semnalul de clock și semnalul de sincronizare urmează să fie furnizate în sistem prin intermediul conectorului QSPI. Deoarece, cel mai probabil, aceste semnale vor fi de 5V CMOS, conversia 5V CMOS – 3,3V CMOS se realizează cu ajutorul buffer – ului / line driver – ului 74LVC125A, Philips Semiconductor sau Texas Instruments.
74LVC125A – quad buffer / line driver with 5V tolerant inputs / outputs; 3 – state
74LVC125A este un integrat CMOS operând cu tensiuni de valori mici, utilizat în circuitele de microputere. Este realizat într – o tehnologie CMOS avansată, fiind compatibil cu familiile TTL. Intrările pot primi 3,3V sau 5V. Ieșirile nY sunt controlate de intrările de validare a ieșirilor (nOE/).
Tabelul de funcționare
H = high voltage level;
L = low voltage level;
X = don′ t care;
Z = high – impedance OFF – state.
III.9. RESET – ul sistemului
Au fost prevăzute două posibilități de realizare a reset – ului sistemului:
realizarea reset – ului cu ajutorul circuitului MAX6801;
furnizarea unui semnal de reset extern prin intermediul transceiver – ului U12. Acest semnal de reset este disponibil la conectorul P2, IDC2x5M.
Întrucât portul de test JTAG nu este utilizat, pinul de reset al controlerului TAP al acestui port poate fi conectat la masa digitală sau la reset – ul general. Folosind jumper – ul J4, acest semnal este conectat la masa digitală (poziția 2-3) sau la reset – ul general (poziția 1-2). De asemeni, prin intermediul jumper – ului J3, reset – ul general poate fi realizat de către MAX6801 (poziția 2-3) sau pe cale externă (poziția 1-2).
MAX6801. 3 – Pin Low – Power µP Reset Circuit
Max6801 reprezintă un circuit de reset (µP supervisory circuit), cu numai trei pini, realizat de compania Maxim și care este utilizat pentru monitorizarea tensiunilor de alimentare între 2,85V și 5,0V în sistemele cu microprocesoare și în alte sisteme digitale.
Utilizarea acestuia duce la creșterea robusteței sistemului și îi reduce costul prin eliminarea componentelor externe și a ajustărilor.
MAX6801 îndeplinește o singură funcțiune: furnizează un semnal de reset ori de câte ori tensiunea de alimentare Vcc coboară sub un prag prestabilit. Acest semnal este menținut o perioadă de timp, deasemeni prestabilită, după ce tensiunea Vcc a revenit deasupra pragului de reset.
Ieșirea de reset a circuitului (RESET/) este activă pe nivel logic „low”. Funcționarea corectă a circuitului este garantată pentru tensiuni Vcc coborând până la 0,7 V. În cazul de față, Vcc = 3,3 V.
Comparatorul de reset al MAX6801 este realizat astfel încât să ignore fluctuațiile rapide ale tensiunii Vcc. Pragurile de reset pot fi cuprinse între 2,63 V și 4,80 V, cu incrementări de aproximativ 100 mV.
Circuitul este disponibil cu o perioadă a impulsului de reset de minim 1 ms. MAX6801 este ideal pentru aplicațiile în care spațiul joacă un rol critic, fiind disponibil în pachet SOT-23. Prezintă un consum tipic de doar 4 µA, motivele utilizării de acsetuia în echipamentele portabile sau alimentate de la baterii fiind evidente.
Copyright Notice
© Licențiada.org respectă drepturile de proprietate intelectuală și așteaptă ca toți utilizatorii să facă același lucru. Dacă consideri că un conținut de pe site încalcă drepturile tale de autor, te rugăm să trimiți o notificare DMCA.
Acest articol: Sistem de Achizitie de Date Pentru Sesimografe Marine (ID: 161569)
Dacă considerați că acest conținut vă încalcă drepturile de autor, vă rugăm să depuneți o cerere pe pagina noastră Copyright Takedown.