Convertor Digital Analog

CAPITOLUL I

CONVERSIA DIGITAL-ANALOGICĂ ȘI CIRCUITE FOLOSITE ÎN PRELUCRAREA DIGITAL-ANALOGICĂ A DATELOR

1.1. Conversia digital-analogica

1.2. Mărimi ce caracterizează convertoarele D/A

1.3. Clasificarea convertoarelor D/A

1.4. Circuite folosite în prelucrarea digital-analogică a datelor

1.4. 1. Convertoare D/A cu rețea R-2R

1.4.2. Numărătoare binare

1.4.3. Convertorul paralel-serie

1.4.4. Convertorul serie-paralel

1.4.5. Registru paralel

1.4.6. Convertorul A-D cu aproximații succesive

1.4.7. Algoritmul de conversie A-D cu aproximații succesive

1.4.8. Registrul de aproximații succesive

CAPITOLUL II

CONVERTORUL DIGITAL-ANALOG CU EXPANSIUNE DIGITALĂ ȘI CONVERTORUL DIGITAL-ANALOG CU SEMN

2.1. Reprezentarea binară a numerelor reale

2.2.1. Rezoluție sau precizie?

. Definiții analogice ale legilor de compresie

2.2.1. Legea de compresie A

2.2.2. Legea de compresie

2.3. Convertorul D-A cu expansiune digitală

2.4. Convertorul A-D cu compresie digitală

Convertorul D-A cu expansiune hibridă

2.6. Convertorul D-A cu semn

CAPITOLUL III

PROIECTARE CONVERTOR NUMERIC- ANALOG CU EXPANSIUNE

Proiectare circuit de conversie numeric-analog cu expansiune

Circuit de testare pentru DAC-08

Prezentarea circuitului DAC-08

3.2.2. Cofigurația terminalelor

3.2.3. Funcționarea circuitului

3.2.4. Proiectare circuit de testare pentru DAC-08

CAPITOLUL IV

PROIECTAREA CONVERTORULUI DIGITAL-ANALOG CU SEMN

Convertorul tensiune-curent

Scăzătorul de curenți

4.3 Circuitul de eșantionare și memorare

55 pagini

=== cap1 ===

CAPITOLUL I

CONVERSIA DIGITAL-ANALOGICĂ ȘI CIRCUITE FOLOSITE ÎN PRELUCRAREA DIGITAL-ANALOGICĂ A DATELOR

În acest capitol voi prezenta o serie de principii teoretice privind conversia digital-analogica, punând accent pe circuitele folosite în prelucrarea digital-analogică a datelor.

Un convertor analog-numeric (CAN) reprezintă un bloc sau un circuit care poate accepta o mărime analogică (curent, tensiune) la intrare, furnizând la ieșire un număr care constituie o aproximare (mai mult sau mai puțin exactă) a valorii analogice a semnalului de la intrare .

De cele mai multe ori, datele obținute în urma achiziției și a prelucrării numerice trebuie să fie utilizate sub forma analogică. Această cerință impune transformarea formei lor numerice în formă analogică, proces care se realizează cu convertorul numeric-analogic (CNA).

Convertorul numeric-analogic (CNA) transformă o suită de date numerice de intrare în eșantioane având o amplitudine discretă, corespunzătoare cu datele din secvența de intrare. Reconstituirea finală a semnalului analogic este realizată apoi printr-o operațiune de interpolare între aceste eșantioane discrete.

1.1. Conversia digital-analogica

Convertorul digital-analogic este o mărime care transformă o marime de intrare prezentată digital într-o mărime de ieșire analogică a cărei valoare este proporționala cu numărul de la intrare.

Cel mai simplu este sistemul binar pentru că are două valori ce se pot implementa cu ajutorul cu ajutorul circuitelor electronice. Modul de formare al codului natural asigură unui bit aflat pe poziția k în raport cu bitul de semnificație minimă o pondere de 2k-1. Ca urmare se obține un șir de valori 20, 21, 22, …,2n-1, unde n = numărul de biți.

Conversia digital-analogică urmează algoritmul de calcul al valorii zecimale a numărului binar:

V = an-1 2n-1 + an-2 2n-2 + … + a1 21 + a0 20 (1.1)

unde an-1an-2…a1a0 = numărul binar de la intrare cu a1 =0 sau 1. În acest sens se atribuie valoarea 1 unei mărimi de referință (tensiune sau curent), valorile corespunzătoare biților aflați în starea 1 sumându-se ponderat. Pentru valoarea binară 0 se atribuie valoarea 0 a aceleiași mărimi analogice. Pentru simplitate se preferă exprimarea fracționară. Mărimea de ieșire analogică se exprimă ca o fracțiune din domeniul de variație maximă. Ponderea se face cu 1/2k, unde k este rangul bitului respectiv în numărul binar. Astfel, din relația 1.1 se obține:

1 1 1 1

V = 2n(an-1 + an-2 + … + a1 + a0 ) (1.2)

2 22 2n-1 2n

sau mai general: prin b1, b2, …, bn s-au notat biții numărului binar , iar k este un factor de scară (constantă), b1 = MSB = bitul de pondere maximă și bn = LSB = bitul de pondere minimă.

1 1 1 1

V = k (b1 + b2 + … + bn-1 + bn ) (1.3)

2 22 2n-1 2n

În această configurație se folosesc rețele rezistive de precizie ce au proprietatea că între două noduri consecutive factorul de divizare este 1/2. Forma constructivă a rețelei depinde de natura mărimii analogice cu care se lucrează. În prezent cel mai frecvent se lucrează în curent datorită vitezei sporite de conversie. Mărimea de ieșire este curentul dar poate fi transformată în tensiune folosind un convertor tensiune curent (AO + rezistență).

Din cele prezentate se observă și principalele surse de erori:

inegalitatea valorilor atribuite cifrei binare 1;

inexistența une valori 0 adevărate (un semnal este 0 dacă este mai mic

decât o anumită valoare);

rezistențele rețelei sunt elemente reale afectate de erori. Se obțin factori

de divizare care diferă de cei ideali.

Figura 1.1 Schema bloc convertor digital – analogic

Partea încadrată în dreptunghiul cu linie punctată poate fi realizată în tehnologie monolitică (circuite integrate).

– INTERFAȚA NUMERICĂ – asigură compatibilitatea intrărilor cu orice ieșire de familie logică ( TTL, CMOS ).

– BLOCUL DE COMUTATORI – asigură controlul curenților ce circulă prin ramurile rețelelor rezistive. Valoarea acestor curenți depinde de valoarea rezistențelor și de mărimea de referință.

– REFERINȚA DE TENSIUNE – s-a cosiderat o referință de tensiune datorită faptului că sunt mai stabile decât cele de curent, acestea din urmă putându-se obține din primele.

– REȚEAUA REZISTIVĂ – curenții circulă prin ramurile ei în funcție de codul numeric ( b1 b2 …bn ) aplicat la intrare. Aceștia sunt însumați la ieșire într-un curent unic ce reprezintă tocmai mărimea cu variație analogică. Codurile binare folosite sunt multiple în funcție de natura bipolară sau unipolară a mărimii analogice de ieșire. Pentru schema de mai sus:

1 1 1

I0 = IREF(a1 + a2 + … + an ) (1.4)

2 22 2n

sau pentru ieșirea în tensiune:

1 1 1

V0 = R∙IREF(a1 + a2 + … + an ) (1.5)

2 22 2n

Ecuația (1.1) reprezintă caracteristica de transfer a unui convertor digital-analogic, iar ecuația (1.6), caracteristica de transfer normată:

1 1 1

V = b1 + b2 + … + bn (1.6)

2 22 2n

1.2. Mărimi ce caracterizează convertoarele D/A

Convertoarele digital-analogice sunt caracterizate de o serie de mărimi definite în cele ce urmează, mărimi ce vor fi utilizate în conținutul acestei lucrări:

Domeniul maxim al ieșirii (Full Output Range – FR ) = valoarea mărimii

analogice de la ieșirea convertorului în cazul în care la intrare se aplică valoarea maximă a codului digital. Deoarece un convertor D/A este în esență un atenuator programabil, mărimea de la ieșire este o fracțiune din mărimea de la intrare. Petru un convertor de n biți valoarea maximă a ieșirii este egală cu mărimea de la intrare multiplicată cu (2n -1)/ 2n , exceptând un factor de scală k.

Capăt de scală (Full Scale – FS) = valoarea mărimii de ieșire egală cu

mărimea de intrare multiplicată cu un factor de scală (această valoare nu poate fi atinsă de mărimea de ieșire).

Cel mai puțin semnificativ bit (Least Significant Bit – LSB) = cea mai mică

variație a mărimii analogice de ieșire ce se poate obține la variația codului digital între două numere consecutive:

LSB = FS/2n

Cel mai semnifivativ bit (Most Significant Bit – MSB) = cea mai mare

variație ce se poate obține la ieșire când variază un singur bit din codul digital de la intrare:

MSB = FS/2

Eroare de offset a zeroului scalei (Zero Scale – ZS ) = valoarea mărimii

analogice de la ieșire când codul digital de la intrare este 00…000. Se exprimă în fracțiuni de FS, în ppm, în fracțiuni de LSB sau unități de curent sau tensiune.

Rezoluția (Resolution – R ) = numărul de stări distincte ale mărimii

analogice de la ieșirea convertorului. Pentru un convertor de n biți: R = 2n. Se poate exprima și prin numărul de biți.

– Neliniaritatea integrală ( Integral Non-linearity – NL ) reprezintă deviația maximă a mărimii de ieșire față de caracteristica ideală. Se exprimă în procente ale valorii FS sau în procente de LSB.

– Neliniaritatea nediferențială ( Differential Non-linerarity – DNL) este egală cu diferența dintre deviația maximă a mărimii de ieșire pentru două stări succesive la intrare și deviația ideală corespunzătoare. Se exprimă în procente ale valorii FS sau în procente de LSB.

– Precizie relativă (Relative Accuracy ) = deviația mărimii de ieșire (în procente din FS sau fracțiuni de LSB ) față de valoarea corespunzătoare caracteristicii ideale pentru codul 00…000 la intrare și punctul de valoare maximă a ieșirii în cazul respectiv (FR).

– Precizie absolută (Absolute Accuracy ) = modul în care ieșirea convertorului aproximează valorile de pe caracteristica ideală. Această mărime include toți termenii de eroare.

– Monotonie (Monotonicity ) = proprietatea mărimii de ieșire a unui convertor de a avea o variație pozitivă la modifivarea semnalului logic la intrare între două coduri succesive.

– Eroare de câștig ( Gain Error – GE) = diferența dintre domeniul maxim și domeniul ideal al ieșirii. Se exprimă în procente din FS.

– Timp de stabilire ( Setting Time – ts ) = intervalul de timp necesar ieșirii analogice să-și atingă valoarea staționară cu o anumită eroare atunci când intrearea logică se modifică. Se specifică pentru o schimbare de la ZS la FR și se măsoară între momentul în care schimbarea intrării logice atinge nivelul 50% și momentul în care ieșirea atinge valoarea staționară cu eroarea admisă.

– Vârf tranzitoriu (Glitch ) este un impuls parazit de comutare ce apare la ieșire în timpul unei tanziții logice la intrare. Mărimea lui se exprimă în unități de tensiune sau curent și durată sau cantitate de sarcină transferată.

– Rezistența de ieșire (Output Resistence – R0 ) este rezistența internă echivalentă la ieșire a unui convertor D/A de curent. Aceasta se măsoară prin variația curentului la ieșire pentru o variație a tensiunii în ieșire.

– Sensibilitatea față de sursa de alimentare ( Power Supply Sensitivity – PSSRFS ) reprezintă variația mărimii de ieșire a convertorului la o variație a valorii sursei de alimentare. Se exprimă prin procente ale FR pentru un procent de variație a sursei de alimentare, sau în procente de variație a FS pentru o variație în volți a sursei de alimentare.

– Coeficientul de variație cu temperatura a FS ( Full Scale Temperature Coefficient or Gain Drift ) se determină prin raportul dintre variația FR între 25˚C și o temperatură fixată, față de variația respectivă a temperaturii. Se exprimă în ppm/˚C.

– Cuplaj intrare-ieșire (Feed-Through) este un parametru ce definește, în cazul unui convertor multiplicator, frecvența pentru care la ieșire apare un semnal alternativ de mărime 1/2 LSB, atunci când la intrarea analogică (de referință ) există un semnal alternativ iar codul logic este 00…000.

1.3. Clasificarea convertoarelor D/A

Convertoarele D/A se pot clasifica, în funcție de elementele folosite, astfel:

după tipul rețelei folosite:

– cu rețea în scară;

– cu rețea ponderată binar (cu sumator);

– cu rețea R – 2R;

– după tipul referinței:

– cu referință de tensiune;

– cu referință de curent;

– după codul utilizat:

– în cod binar;

– în cod BCD.

1.4. Circuite folosite în prelucrarea digital-analogică a datelor

1.4. 1. Convertoare D/A cu rețea R-2R

Pentru construirea convertorului digital-analogic se folosește rețeaua de curenți ponderați R – 2R.

În practică se folosesc în principal două tipuri de rețele:

rețeaua ponderată binar cu rezistențe cu valori în seria R, 2R, 22R,…2nR;

rețeaua R – 2R cu două valori de rezistențe R și 2R.

Primele au dezavantajul că cer o gamă mare de valori de rezistențe. Pe lângă

faptul că nu există valori standardizate în această serie, ultimele ajung la valori foarte mari (pentru n = 8 se obține 2n R = 28R = 256R ) lucru care duce la scăderea preciziei. Totodată apar greutăți la compensarea variației rezistenței cu temperatura.

Rețelele R – 2R elimină aproape în totalitate dezavantajele de mai sus, aducând în plus câteva avantaje ce determină folosirea lor la convertoarele D/A integrate.

Rețeaua de curenți ponderați se generează cu un algoritm iterativ pornind de la schema din figura 1.2.a. Schema se compune dintr-o referință de tensiune notată și rezistența . Prin circuit trece curentul .

Figura 1.2. Prima iterație în generarea rețelei .

Prima iterație: Dacă se înlocuiește rezistența , din schema 1.2.a cu două rezistențe de valoare conectate în paralel, se obține schema din figura 1.2.b. Pentru că, valoarea rezistenței , conectate la bornele generatorului nu s-a modificat și nici curentul nu se modifică. Prin cele două brațe ale circuitului trece un curent .

Figura 1.3. Următoarele iterații în generarea rețelei .

A doua iterație: Dacă în schema 1.3., ultima rezistență (delimitată de linia punctată), se înlocuiește cu un grup de trei rezistențe: o rezistență cu valoarea conectată în serie cu două rezistențe de valoare conectate în paralel, se obține schema din figura 1.3.b. Pentru că , curenții din circuitul precedent nu se modifică, iar curentul , din brațul circuitului din care a fost îndepărtată rezistența se divizează în doi curenți cu valoarea care trec prin cele două rezistențe adăugate circuitului.

Următoarele iterații ale algoritmului: În urma celei de-a doua iterații s-a obținut schema din figura 1.3.b. Această schemă se termină tot printr-o rezistență cu valoarea , căreia i se poate aplica aceeași transformare. La fiecare iterație, se înlocuiește ultima rezistență cu valoarea , cu un grup de rezistențe , și se obține un curent a cărui valoare este jumătate din valoarea curentului precedent.

Teoretic algoritmul de generare a rețelei se poate repeta de un număr infinit de ori, dar în practică, erorile datorate dispersiei parametrice ale componentelor limitează numărul iterațiilor. Uzual, firmele producătoare de circuite integrate se construiesc rețele de 8..12 curenți ponderați iar în cazuri speciale se poate ajunge până la 16 curenți ponderați.

Figura 1.4. Rețea , cu patru curenți ponderați.

În figura 1.4. se prezintă schema completă a unei rețele cu patru curenți ponderați: , , și .

În figura 1.5. se prezintă schema unui model de laborator construit cu piese discrete, model pe care se poate studia funcționarea convertorului digital-analog.

Figura 1.5. Convertor digital-analogic cu rețea .

În figură, rețeaua de curenți ponderați este conectată între un punct situat la potențialul , obținut cu ajutorul celor trei diode și emitoarele tranzistoarelor . Amplificatorul operațional are rolul de a deplasa pentru obținerea potențialului în emitoarele tranzistoarelor .

Amplificatorul operațional are o buclă de reacție formată din: rezistența din emitorul tranzistorului , tranzistorul și rezistența conectată între polul pozitiv al referinței și intrarea neinversoare. Rezistența , din circuitul de intrare, asigură curentul de referință și o cădere de tensiune egală cu pe rezistența din emitorul tranzistorului . Reacția este negativă dar bucla de reacție este conectată la intrarea neinversoare a amplificatorului operațional pentru că tranzistorul inversează semnalul.

Pentru că bazele tranzistoarelor sunt conectate tot la ieșirea amplificatorului operațional atunci emitoarele tranzistoarelor au același potențial și rețeaua funcționează ca rețeaua din figura 1.3. Pentru că tensiunea este constantă, fiecare dintre colectoarele tranzistoarelor se comportă ca un generator de curent constant, deci valoarea curentului de colector este independentă de tensiunea colector-emitor.

Cele 4 comutatoare din figura 1.5., comandate de semnalele binare , , și , au rolul de a distribui curenții la cele două ieșiri și . Curentul este conectat permanent la ieșirea . În figura 1.5. s-a reprezentat doar funcția îndeplinită de comutator. În figura 1.6. se găsește schema comutatorului electronic comandat de semnalul binar . Celelalte comutatoare au scheme identice.

Figura 1.6. Comutatorul electronic pentru bitul .

Comutatorul electronic comandat de semnalul binar este constituit de etajul diferențial cate lucrează în regim de saturație, adică dacă atunci este saturat și este blocat, și dacă starea tranzistoarelor se inversează. Baza tranzistorului este comandată de un comparator, iar este conectată la un potențial fix. Circuitul de deplasare a nivelului adaptează intrarea etajului diferențial la semnalul binar de intrare, TTL sau CMOS.

Figura 1.7. Simbolul convertorului D-A cu rețea .

În figura 1.7. convertorului digital-analog cu multiplicare este reprezentat simplificat. Convertorul are biți, notați , unde este bitul cel mai semnificativ (MSB = Most Significant Bit) iar bitul este bitul cel mai puțin semnificativ (LSB = Last Significant Bit). În figură nu au fost reprezentate circuitele de alimentare și alte circuite necesare pentru compatibilizarea între intrările digitale ale convertorului digital-analog și standardul în care sunt furnizate semnalele digitale.

Din schema 1.5. se observă că semnalele de ieșire și depind atât de curentul de referință , cât și de semnalele binare , , și . Fie un semnal binar , care comandă comutatorul pentru curentul ponderat . Funcția de comutație realizată de semnal binar se modelează în felul următor: dacă atunci curentul este conectat la ieșirea și dacă dacă este conectat la ieșirea . În aceste condiții curentul are valoarea:

, (1.7)

unde se poate da factor comun .

. (1.8)

Se observă că în paranteza din formula (1.8), biții , formează numărul binar , unde . Datorită relației convertorul digital-analog cu rețea se mai numește convertorul digital-analog cu multiplicare pentru că realizează înmulțirea de un cadran între curentul și numărul binar . Uneori pe simbolul convertorului digital-analog se marchează semnul înmulțirii ca în figura 4.19. Tot din schema 4.18, se calculează curentul :

, (1.9)

unde notația are următoarea semnificație:

. (1.10)

Din (1.9) și (1.10) rezultă:

. (1.11)

Din formulele (1.8) și (1.11) se observă că .

1.4.2. Numărătoare binare

Mai multe bistabile care împreună îndeplinesc o funcție formează un registru. Numele unui registru desemnează funcția pe care o îndeplinește: registru de numărare, registru de deplasare, registru de memorare, etc.

Figura 1.8. Numărătorul asincron în baza 8.

În figura 1.8. se prezintă două variante de registru de numărare format din trei bistabile, deci registrul este un numărător în baza . Numărătorul are două semnale de comandă: tact (clock) pentru impulsurile care se numără și reset pentru aducere la zero a numărătorului. Pentru ca bistabilele , și să îndeplinească funcția de numărător binar intrările și trebuie conectate la nivelul logic 1 sau la tensiunea pozitivă de alimentare (v. figura 1.8. stânga). Dacă numărătorul este încorporat într-un circuit integrat atunci intrările care sunt inutile nu mai sunt construite (v. figura 1.8. dreapta). Un circuit basculant bistabil de tip JK-master-slave la care intrările și nu sunt folosite se numește circuit basculant bistabil de tip T.

În cazul circuitelor integrate TTL intrările și pot să fie neconectate pentru că o intrare neconectată este implicit în nivelul logic 1. În cazul circuitelor integrate CMOS sau în cazul utilizării unui program de analiză a circuitului (de exemplu PSpice) intrările și trebuie conectate la nivelul logic 1.

Funcționare. Între două fronturi căzătoare succesive ale tactului valoarea din registrul de numărare din figura 4.6 este:

, (1.12)

unde . Bara de deasupra notației reset (v.figura 4.7) indică faptul că semnalul reset este activ pe nivelul logic 0 adică numărătorul este adus la valoarea pe frontul căzător al semnalului reset.

Fie al n-lea tact după frontul crescător al semnalului reset. După frontul căzător al următorului impuls de tact valoarea registrului de numărare este:

, (1.13)

unde operația mod 8 din indică faptul că rezultatul numărării este în clasa de resturi modulo 8.

Figura 1.9. Secvența de numărare a numărătorului binar asincron în baza 8.

În figura 1.9. se prezintă secvența de numărare a numărătorului binar asincron în baza 8. Se observă că, între frontul căzător al impulsului aplicat la intrarea C a bistabilului și între ieșirea Q a aceluiași bistabil există un decalaj notat (v. figura 1.9). Pentru circuitele integrate TTL timpul de propagare (v. catalogul Texas Instruments), iar pentru la circuitele integrate CMOS din seria 40xx este de până la (v. catalogul RCA). Cu cât sunt mai multe celule de numărare, cu atât aceste decalaje se acumulează, creează un defazaj nedorit, care poate produce un impuls de tip “hazard” atunci când aceste semnale sunt prelucrate cu ajutorul unor porți logice.

În privința semnalelor reset și tact există o restricție: între frontul crescător al semnalului reset și frontul căzător al următorului impuls de tact este nevoie să fie un interval de timp de rezervă.

Figura 1.10. Numărătorul sincron în baza 8.

În figura 1.10. se prezintă schema numărătorului sincron cu bistabile jK-master-slave. Se observă că toate bistabilele au același tact deci comută sincron. Un bistabil din acest numărător își schimbă starea dacă toate bistabilele precedente sunt în starea (v. figurile 1.9 și 1.10). În cazul numărătorului din figura 1.10 nu există riscul apariției hazardului pentru că intervalele de timp , din figura 1.9, nu se mai acumulează.

1.4.3. Convertorul paralel-serie

Un circuit în care se încarcă un cuvânt de cod de pe o magistrală paralelă și îl transmite pe o magistrală serială se numește convertor paralel-serie. Magistrala paralelă este similară cu cea folosită la sistemele cu microprocesor (v. cursul “arhitectura calculatoarelor”). În telefonie, se folosesc cuvinte de cod de 8 biți. Din acest motiv în figura 1.11 se prezintă un convertor paralel-serie de 8 biți.

Figura 1.11. Convertorul paralel-serie de 8 biți.

Convertorul paralel-serie din figura 1.11 este compus din trei blocuri: un registru de memorare format din 8 bistabile de tip D-latch cu ieșirile notate , un numărător în baza 8 format din 3 bistabile de tip T și un multiplexor cu 8 intrări și o ieșire de tip TSL (TSL = tree state logic) notată . Convertorul paralel-serie are patru semnale de comandă: încărcare (load), inițializare (reset), tact (clock) și En (enable).

Funcționare: Semnalele de comandă au următoarele roluri:

semnalul de încărcare (load) comandă transferul datelor de la liniile de intrare în registrul ;

semnalul de inițializare (reset) aduce numărătorul în starea , adică (v. formula 4.1);

pe frontul căzător al fiecărui tact valoarea numărătorului crește cu o unitate;

semnalul En (enable) comandă ieșirea multiplexorului. Ieșirea poate avea stările 0 sau 1 dacă sau HZ (HZ = înaltă impedanță dacă ).

Cu notațiile explicate anterior, semnalul de ieșire este:

, (1.14)

1.4.4. Convertorul serie-paralel

Un circuit în care se încarcă un cuvânt de cod de pe o magistrală serială și îl transmite pe o magistrală paralelă se numește convertor serie-paralel.

Figura 1.12. Convertorul serie-paralel de 8 biți.

Convertorul serie-paralel din figura 1.12 este compus din patru blocuri: un numărător sincron în baza 8, un decodor cu intrările , , , , și și cu ieșirile , un registru de 7 bistabile de tip D-latch notate folosite pentru memorarea intermediară a datelor și un registru de memorare format din 8 bistabile de tip JK-Master-slave notate . Convertorul serie-paralel are o linie de intrare, pentru semnalul (date seriale), 8 linii de ieșire pentru semnalele , și două semnale de comandă: inițializare (reset) și tact (clock). Conversia serie-paralel durează timp de 8 tacte. În figura 1.12 tactele sunt notate .

Funcționare: succesiunea de operații pe care le face convertorul paralel-serie este comandată de numărătorul sincron. Aceste operații sunt:

după frontul căzător al semnalului reset bistabilul D-latch este deschis și semnalul este încărcat în bistabilul . După frontul căzător al primului impuls de tact bistabilul este închis și este deschis bistabilul ;

după fiecare dintre tactele câte un bistabil , este deschis și semnalul este încărcat în bistabilul respectiv;

după frontul căzător al tactului semnalele de ieșire ale bistabilelor intermediare sunt transferate în bistabilele , iar semnalul de intrare, , este încărcat în bistabilul . Din acest moment conversia serie-paralel și cuvântul de cod este disponibil la ieșirile .

Există două condiții care asigurară buna funcționare a convertorului paralel-serie: numărătorul trebuie să fie sincron pentru evitarea impulsurilor de tip hazard și semnalul de intrare trebuie să fie stabil în timpul frontului căzător al tactului. A doua condiție este îndeplinită dacă semnalul de intrare provine da la un circuit basculant bistabil JK-master-slave comandat cu același tact.

1.4.5. Registru paralel

Registrele sunt structuri formate din bistabile care comută sincron și care au un scop comun. Scopul poate fi: de deplasare atunci când avem registre de deplasare, sau de memorare a datelor atunci când avem registre de memorare a datelor.

Figura 1.13 . Schemă registru

Figura 1.13. Tabelul tranzitiilor

Registrul paralel realizează stocarea temporară a unor configurații binare într-o zonă ” ușor” accesibilă prelucrării. Ele reprezintă memoria zonelor de viteză maximă dintr-un sistem numeric de prelucrare a datelor.

Figura 1.14. Registru paralel

De multe ori este necesară trecerea de la transferul serie la cel paralel al datelor. Pentru aceasta se folosește un registru serie-paralel.

Figura 1.15 Schema registrului serie-paralel

Dacă s/p = 0 intrările notate cu 0 ale multiplexoarelor sunt conectate la ieșirile w. Datele de pe intrarea Si se aplocă la D0 , apoi cele de la ieșirea Q0 se aplică la D1. De la ieșirea D1 se aplică la D2, ș.a.m.d. Deci avem un registru serie cu deplasarea cu deplasarea datelor de la stâga la dreapta.

Dacă s/p =1 atunci intrările 1 ale multiplexoarelor sunt conectate la ieșirile w și I0 este conectat la D1 ș.a.m.d. și avem un registru paralel.

1.4.6. Convertorul A-D cu aproximații succesive

Există două scheme de convertor analog-digital cu apxroximații succesive: schema cu comparare de tensiune și schema cu comparare de curent. Ambele scheme se compun dintr-un convertor digital-analog, un comparator și un registru de aproximații succesive. Schema cu comparare de tensiune este prezentată în figura 1.16.

Figura 1.16. Convertorul A-D cu comparație de tensiune.

În figură apar următoarele notații noi: este semnalul de intrare, este semnalul de reacție, AO este un amplificator operațional, C este comparatorul, este semnalul de ieșire al comparatorului, iar RAS este registrul de aproximații succesive. Rezultatul conversiei analog-digitale este cuvântul de cod care rămâne în registrul de aproximații succesive după terminarea conversiei. Bitul se notează MSB (Most Significant Bit), iar bitul se notează LSB (Last Significant Bit).

Amplificatorul operațional din figura 1.16 are rolul de a transforma curentul în tensiunea de reacție . Tensiunea de reacție se calculează cu formula:

, (1.15)

unde este numărul de biți ai convertorului iar . Semnalul digital de la ieșirea comparatorului este:

, (1.16)

adică este un semnal digital care codifică semnul diferenței dintre semnalele și .

În secțiunea 1.4.7. se va prezenta algoritmul de conversie analog digitală cu aproximații succesive și un de ciclu complet de conversie pentru un convertor analog-digital de 4 biți. În secțiunea 1.4.8 se va prezenta schema și funcționarea registrului de aproximații succesive.

Figura 1.17. Convertorul A-D cu comparație de curent.

În figura 1.17 se prezintă schema cu comparare de curent. Compararea între curentul de intrare și curentul de reacție se face în nodul la care este conectată intrarea inversoare a comparatorului. Cele două diode au rolul de a limita valoarea tensiunii de eroare. Funcționarea circuitului de comparare rezultă din caracteristica diodei

. (1.17)

În ipoteza că diodele sunt identice tensiunea de eroare este:

. (1.18)

Schema cu comparare de curent funcționează la fel ca schema cu comparare de tensiune, dar schema cu comparare de curent este mai rapidă pentru că circuitele electronice care comută curenți sunt mai rapide decât circuitele care comută tensiuni.

1.4.7. Algoritmul de conversie A-D cu aproximații succesive

Considerăm schema din figura 4.23 pentru că funcționarea convertorului analog-digital cu comparare de tensiune este mai ușor de explicat. Convertorul digital analog are 4 biți, iar dacă atunci tensiunea de reacție este:

. (1.19)

Din (1.19) rezultă că combinația de cod "0000" înseamnă că , iar combinația de cod "1111" înseamnă că . În formulele din propoziția anterioară nu se folosesc semnele sau pentru că orice comparator are o zonă de indecizie în care nivelul logic al semnalului de ieșire depinde numai de valoarea instantanee a perturbațiilor aditive la intrări.

Figura 1.18. Schema logică a algoritmului de aproximații succesive.

În figura 1.18 se prezintă schema logică a algoritmului de conversie digital-analogică cu aproximații succesive. Registrul de aproximații succesive, convertorul digital-analog și comparatorul formează o buclă de reacție. Eroarea buclei de reacție este tensiunea dintre intrările comparatorului. Principiul algoritmului este: la fiecare iterație eroarea se înjumătățește. Algoritmul are o fază de inițializare, după care urmează încă 4 iterații. În exemplul din figura 1.18 există următoarea succesiune de evenimente:

faza de inițializare constă din încărcarea combinației "1000" în registru, ceea ce înseamnă că ;

în prima iterație comparatorul constată că , deci ipoteza a fost corectă. După trecerea tactului se menține și se încarcă , adică în registru va fi combinația "1100" ceea ce înseamnă că ;

în a doua iterație comparatorul constată că , deci ipoteza nu a fost confirmată. După trecerea tactului se încarcă și , adică în registru va fi combinația "1010" ceea ce înseamnă că ;

în a treia iterație comparatorul constată că , deci ipoteza nu a fost confirmată. După trecerea tactului se încarcă și , adică în registru va fi combinația "1010" ceea ce înseamnă că ;

în a patra iterație comparatorul constată că , deci ipoteza a fost corectă deci combinația "1001" este menținută în registru. Rezultatul conversiei este disponibil după al patrulea tact.

Din exemplul precedent se înțelege că diferența dintre limitele intervalului în care se găsește semnalul de intrare se înjumătățește la fiecare iterație. Aceste limite se găsesc în tabelul 1.19.

Tabelul 1.19

Concluzii:

în algoritmul din figura 1.18 sunt patru bifurcații. În figură sunt reprezentate numai bifurcațiile reușite. În funcție de succesiunea nivelelor logice de la ieșirea comparatorului în urma celor patru bifurcații se pot obține oricare dintre combinațiile de la "0000" la "1111";

după inițializare conversia durează încă tacte, unde este numărul de biți al convertorului. Eroarea maximă a convertorului analog-digital cu aproximații succesive este . După fiecare tact eroarea se înjumătățește;

conversia începe cu bitul cel mai semnificativ (în figura 1.17 notat MSB) și se termină cu bitul cel mai puțin semnificativ (LSB);

expresia “aproximații succesive” este un tehnic vechi, consacrat, preluat din limba engleză tehnică. În limba română expresiile “încercări succesive” sau “ipoteze succesive” explică mai bine ce se întâmplă în algoritmul de conversie analog digitală.

Algoritmul de aproximații succesive se implementează prin circuitul digital cunoscut sub numele de “registru de aproximații succesive”. Uneori, atunci când viteza nu este critică, în microcontrolere se fac și implementări prin software ale algoritmului de aproximații succesive.

1.4.8. Registrul de aproximații succesive

Primele registre cu aproximații succesive au fost Am2503 și Am2504 produse de firma AMD (Advance Micro Devices). Cele două circuite integrate sunt registre de aproximații succesive de 8 și 12 biți și de exemplu. La ora respectivă se potriveau cu convertoarele digital-analogie DAC82, DAC862 (sau echivalentele lor). Tot în aceeași perioadă a fost lansat pe piață comparatorul LM311, care la ora respectivă, a fost soluția ideală pentru convertoarele analog-numerice de 8 și 12 biți.

În figura 1.20 se prezintă schema unui model, construit cu piese discrete, utilizat în laborator, cu care se poate studia funcționarea registrului cu aproximații succesive.

Figura 1.20. Registrul de aproximații succesive de 4 biți.

Modelul din figura 1.20 implementează toate etapele algoritmului de aproximații succesive (v. secțiunea 1.4.7). Registrul de aproximații succesive se compune dintr-un lanț de cinci bistabile notate , , , și . Conversia se face în ordinea descrescătoare a semnificativității biților deci se începe cu și se termină cu . Bistabilul are rolul de a semnaliza sfârșitul conversiei prin starea .

La fiecare tact este convertit câte un bit. În figura 1.20 tactele sunt notate , , și în funcție de bitul care este convertit în tactul respectiv. Prin rețeaua de porți logice de tip "și" la care sunt conectate ieșirile , , și se face distribuirea tactelor , , și la bistabile.

În faza de inițializare semnalul "reset" încarcă în registru combinația "1000". După trecerea primului tact, notat , au loc următoarele acțiuni:

Starea este transferată în ;

dacă starea este menținută. Dacă atunci și bistabilul trece în starea ;

inițial, toate cele 5 bistabile primesc semnal de tact. După trecerea tactului semnalul și prin cele două porți logice "și" semnalul de tact nu se mai aplică bistabilului .

Operațiile anterioare se reiau pentru tactul . Să presupunem că este în curs conversia bitului . La tactul anterior bistabuilul a fost adus în starea . Starea oprește distribuirea la bistabilele care memorează biții care au fost deja convertiți. Toate celelalte bistabile primesc în continuare semnal de tact. Când bistabilul ajunge în starea conversia se încheie și nici un bistabil nu mai primește semnal de tact. Bistabilul este adus în starea numai de semnalul reset.

Figura 1.21. Diagrama de timp a semnalelor registrului de aproximații succesive rezultată din exemplul din figura 1.19.

În figura 1.21 se prezintă diagramele de timp ale semnalelor analogice și și diagramele de timp ale semnalelor digitale din figura 1.20. Se observă că există niște întârzieri între momentul schimbării stării bistabilelor , , și din registrului de aproximații succesive și momentul în care se stabilizează semnalul de ieșire al comparatorului. Aceste întârzieri se datorează părți analogice a convertorului digital-analogic și a părți analogice a comparatorului. Aceste întârzieri limitează frecvența maximă de tact aplicată convertorului analog-digital și în consecință măresc timpul de conversie.

=== cap2 ===

CAPITOLUL II

CONVERTORUL DIGITAL-ANALOG CU EXPANSIUNE DIGITALĂ ȘI CONVERTORUL DIGITAL-ANALOG CU SEMN

În acest subcapitol se vor studia atât tehnica reprezentării logaritmice a numerelor reale cât și semnalelor. De asemenea sunt prezentate circuitele cu care se face conversia analog-digitală cu compresie, respectiv conversia digital-analogică cu semn.

2.1. Reprezentarea binară a numerelor reale

Un semnal analogic poate fi asimilat cu un număr real, pentru că poate lua orice valoare în intervalul . Într-un calculator, pentru numerele reale se folosesc două reprezentări: numere reale reprezentate în virgulă fixă și numere reale reprezentate în virgulă flotantă (cunoscută și sub numele de reprezentare logaritmică a numerelor reale). Din acest punct de vedere:

“conversia analog digitală liniară” a unui semnal este echivalentă cu reprezentarea numărului real în virgulă fixă;

“conversia analog-digitală cu compresie” a unui semnal este echivalentă cu reprezentarea numărului real în virgulă flotantă.

Pentru memorarea exactă a valorii unui număr real este nevoie de un număr infinit de cifre. De exemplu, la ora actuală sunt cunoscute câteva mii de zecimale ale numărului , dar nu i se cunoaște valoarea exactă. Aceasta înseamnă că un număr real memorat într-un calculator numeric este trunchiat și este reprezentat printr-un număr rațional pentru că reprezentarea se face cu un șir finit de biți.

Un șir finit de biți de forma , unde este un număr real, fără semn, reprezentat în virgulă fixă. Valoarea acestui număr este:

. (2.1)

În limbajul FORTRAN se folosesc două tipuri de numere reale reprezentate în virgulă flotantă: real în simplă precizie, sau single, memorat pe 4 octeți și real în dublă precizie, sau double, memorat pe 8 octeți. Ulterior, odată cu apariția calculatoarelor IBM-PC, au apărut încă două reprezentări: tipul real memorat pe 6 octeți care este folosit de compilatoarele BORLAND pentru biblioteca de emulare a coprocesorului și tipul comp memorat pe 10 octeți care este identic cu formatul intern de reprezentare a numerelor reale în coprocesorul .

Un număr real reprezentat în virgulă flotantă poate fi desfășurat într-un șir de biți puși sub forma: , unde este numărul de octeți cu care se face reprezentarea respectivă. Pentru cele patru reprezentări IBM semnificația biților este explicată în tabelul 2.1.

Tabelul 2.1.

În coloanele tabelului se găsesc: numărul de octeți cu care este reprezentat numărul real, este bitul de semn, , un șir de biți care memorează exponentul, este bitul cel mai semnificativ al mantisei (notația "-" semnifică faptul că bitul nu este memorat pentru că ), este un șir de biți prin care se memorează partea fracționară a mantisei numărului real, iar este decalajul folosit pentru calculul exponentului. Valoarea numărului real reprezentat în virgulă flotantă este:

. (2.2)

În (2.1), și sunt numere naturale iar valoarea exponentului este . În reprezentarea IBM, s-a ales astfel încât exponentul să ia valori în intervalul .

Notă: Reprezentarea IBM este un standard “de facto” pentru că este o reprezentare proprie a acestei firme, dar este acceptată și de alte multe firme: de exemplu Intel. Reprezentarea numerelor reale în standardul american ANSI este o reprezentare “de iure”, care diferă prin câteva detalii de reprezentarea IBM.

Dacă pentru toate numerele reale reprezentate printr-o anumită metodă, bitul , atunci mantisa este normalizată iar bitul nu mai este memorat. Se observă că numărul real 0 nu poate fi reprezentat cu mantisă normalizată. Din acest motiv numărul 0 se codifică prin memorarea tuturor biților nuli, iar adunarea și înmulțirea cu 0, în această reprezentare, nu sunt operații aritmetice ci operații logice. La tipul comp, mantisa nu este normalizată iar bitul memorează cifra binară din fața virgulei.

2.2.1. Rezoluție sau precizie?

Un număr real are valoare și semn. Pentru memorarea semnului unui număr real este nevoie de un singur bit. Se pune problema memorării valorii numărului real cu un număr rezonabil de biți. Această problemă poate fi lămurită dacă se ține seama de eroarea acceptabilă de reprezentare a numărului real. În cazul telefoniei, în alegerea numărului de biți cu care este transmis semnalul telefonic trebuie să țină seama și de caracteristicile statistice ale semnalului transmis.

Din secțiunea 2.2 rezultă că toate numerele reale sunt reprezentate într-un calculator numeric cu erori. Au fost prezentate două metode de reprezentare “reprezentarea numerelor reale în virgulă fixă” și “reprezentarea numerelor reale în virgulă flotantă”. În raționamentul prin care se alege una dintre cele două reprezentări intervin două criterii: precizia și rezoluția reprezentării respective.

Definiția 2.1: Rezoluția unei reprezentări a numerelor reale este diferența dintre valoarea a două numere reale consecutive.

Definiția 2.2: Precizia reprezentării unui număr real este raportul dintre numărul real și eroarea de reprezentare.

Din definiția 2.1 rezultă că toate numerele reale o reprezentate în virgulă fixă, cu același și (v. formula (2.1), secțiunea 2.2), au aceeași rezoluție. Din definiția 2.2 rezultă că precizia unui număr depinde de poziția primei cifre semnificative (prima cifră binară diferită de 0). Din acest motiv numerele mari sunt reprezentate cu precizie bună iar numerele mici sunt reprezentate cu precizie mică.

Din formula (2.2), rezultă că toate numerele din intervalul sunt reprezentate cu aceeași rezoluție. Cu alte cuvinte: rezoluția se dublează dacă exponentul crește cu o unitate și se înjumătățește dacă exponentul scade cu o unitate. Dacă se calculează raportul între precizia reprezentării numărului minim și a numărului maxim care au același exponent se obține un raport de .

. Definiții analogice ale legilor de compresie

Definiție: Prin lege de compresie se înțelege o funcție care permite reducerea numărului de biți cu care se transmite valoarea instantanee a semnalului respectiv. Funcția inversă a legii de compresie se folosește la reconstrucția valorii instantanee a semnalului recepționat.

O lege de compresie trebuie să facă un echilibru între următoarele trei criterii:

zgomotul de cuantizare să fie cât mai mic;

distorsiunile de neliniaritate să nu afecteze “inteligibilitatea semnalului”;

în timpul pauzelor raportul semnal-zgomot să fie cât mai mic.

La ora actuală se folosesc două legi de compresie: legea A (numită în engleză A-Law) folosită în Europa și legea (-Law) folosită în Statele Unite, Canada și Japonia. Cele două legi au definiții diferite, dar între ele nu sunt diferențe majore.

2.2.1. Legea de compresie A

O lege de compresie analogică este o funcție de forma y =f(x), unde x,y[-1,1].

Legea A analogică este o funcție monotonă pe tot domeniul de definiție x[-1,1]:

A x 1

sign x dacă 0 x ,

1+ ln A A

y= (2.3)

1+ ln (A x ) 1

sign x dacă x 1

1+ ln A A

unde A este constant de compresie ( A = 87,6).

Pentru cadranul 1, pentru valoarea tensiunii normată 1 a lui x la intrare rezultă valoarea întreagă 128 la ieșire. Valorii normate 1 a lui x îi corespund 4096 mV.

Rezultă 8 segmente, fiecare având câte 16 trepte. Primele două segmente au pantele egale și sunt coliniare, motiv pentru care putem considera că sunt numai 7 segmente, iar primul segment are 32 de trepte.

În limitele unui segment cuantizarea este uniformă, cu pași egali. De la un segment la altul, în ordine crescătoare, pasul de cuantizare crește în raport cu 2.

Figura. 2.2. Alura legii de compresie A

Cuvântul binar este de 8 biți:

b1 – bitul care transmite semnul (1 pentru +, 0 pentru -);

b2b3b4 – biții care transmit informația de segment (0 7);

b5b6b7b8 – biții care transmit valoarea treptei ( sunt 24 = 16 valori distincte).

2.2.2. Legea de compresie

0 dacă x = 0

(2.4)

y = ln (1 + x )

sign x dacă 0 x 1

ln (1 + )

unde = 225.

Legea este aproximată în cadranul 1 tot prin 8 segmente de dreaptă, numerotate de la 0 la 7, însă segmentele 0 și 1 nu mai sunt în prelungire. Din cauza aceasta, pentru segmentul 0 pasul de cuantizare este de 1 mV.

Din punct de vedere al zgomotului de cuantizare, legea este mai performantă, dar mai greu de implementat.

Figura 2.3. Alura legilor de compresie și .

În figura 2.3. se prezintă alura legilor analogice de compresie (2.3) și (2.4). În figura din stânga se observă că pe întreg domeniul cele două legi analogice de compresie practic se suprapun. În figura din dreapta se observă că în vecinătatea originii și , între legea reprezentată cu linie groasă și legea reprezentată cu linie subțire există o mică diferență. Pentru ambele legi de codare amplitudinea maximă a semnalului pe linia abonatului este .

Legile de compresie A și sunt legi de compresie analogice, iar convertoarele digital-analogice doar aproximează aceste legi.

2.3. Convertorul D-A cu expansiune digitală

Circuitele electronice care fac compresia și expansiunea analogică sunt complicate și greu de reglat. În continuare se arătă că este suficient să se construiască un circuit digital, care să realizeze expansiunea semnalului digital de linie pentru ca să se rezolve atât conversia digital-analogică cu expansiune cât și conversia analog-digitală cu compresie.

Pentru definirea algoritmului de expansiune digitală se aproximează inversa legii de compresie prin segmente (în engleză chord,) apoi se face o cuantizare liniară, în 16 trepte (în engleză steps,) a fiecărui segment.

În figura 2.4. se prezintă metoda de expandare de la 8 la 13 biți în cazul legii . Bitul de semn este același atât pentru reprezentarea semnalului digital comprimat cât și pentru reprezentarea digitală, liniară, a semnalului.

Figura 2.4. Expandarea de la 8 la 13 biți în cazul legii .

În figura 2.4. biții semnalului comprimat au fost notați în ordinea descrescătoare a semnificativității lor , iar biții semnalului expandat au fost notați în ordinea firească a cifrelor binare. În figură se observă că în cazul legii segmentele și precum și segmentele simetrice cu ele au aceeași pantă deci funcția (2.3) este aproximată pentru prin 13 segmente.

Primul segment din legea este , , , și , deci legea diferă de legea prin panta primului segment. În cazul legii funcția (2.4) este aproximată petru pentru prin 15 segmente.

Figura 2.5. Convertorul D-A cu expansiune digitală.

În figura 2.5. se prezintă schema bloc a convertorului digital-analog cu expansiune digitală. Convertorul se compune dintr-un convertor digital-analog de 12 biți , un comutator pentru semn și un convertor serie paralel . Între registrul de aproximații succesive (notat RAS) și convertorul numeric există un circuit logic combinațional (notat CLC). Bitul de semn se transmite direct la comutatorul de semn.

2.4. Convertorul A-D cu compresie digitală

În figura 2.6. se prezintă schema bloc a convertorului analog – digital cu compresie digitală. Convertorul se compune dintr-un convertor numeric analog de 12 biți, un comutator pentru semn, un comparator de tensiune și un registru de aproximații succesive de 8 biți. Între registrul de aproximații succesive ( RAS) și convertorul numeric există un circuit logic combinațional ( CLC) (vezi subcapitolele 1.4.1 și 1.4.8). Bitul de semn se transmite direct la comutatorul de semn.

Figura 2.6. Convertorul A-D cu compresie digitală.

Convertorul D-A cu expansiune hibridă

O altă metodă de aproximare a legilor A și s-a obținut folosind două

convertoare D/A. Primul este liniar și dă valoarea segmentului, iar al doilea dă panta segmentului.

Figura 2.7. Convertorul D/A cu expansiune hibridă

Convertorul care face segmentul este un convertor D/A pe 5 biți, cel mai semnificativ bit fiind comandat diferit în cazul legilor A și . Acest convertor are dezavantajul că nu asigură umplerea cu 1 a triunghiului inferior și din acest motiv nu atinge tensiunea de 4096 mV.

La ora actuală convertoarele D/A și A/D se construiesc într-un singur circuit integrat numit CODEC. Cel mai adesea se flosește o schemă în care compresia se face prin schimbarea referinței convertorului D/A.

Există în literatură un singur CODEC care face conversia liniară pe 13 biți și care are un filtru pentru suprimarea ecoului digital.

2.6. Convertorul D-A cu semn

Din figurile 1.5, 1.6 și 1.7 (vezi capitolul 1), se observă că semnalele de ieșire și sunt doi curenți care pot avea un singur sens: dinspre masă spre borna de ieșire. Fie un convertor digital-analog de biți. Există două tehnici prin care se poate obține un semnal de ieșire de două polarități:

însumarea curentului de ieșire cu un curent egal cu deci prin rezistența va trece curentul . Dacă se inversează bitul al numărului , atunci numărul , va fi un număr întreg de biți reprezentat în complement de ;

inversarea curentului de ieșire cu un etaj diferențial care lucrează în comutație. În acest fel se câștigă un bit pentru că bitul de semn devine .

Prima metodă, prezentată în figura 2.8. este mai puțin sensibilă la erori statice (tensiune offset) și este folosită în circuitele de conversie analog-digitală utilizate în aplicații industriale.

Figura 2.8. Convertorul D-A cu semn, metoda însumării curenților.

A doua metodă, prezentată în figura 2.9, este folosită în telefonie pentru că erorile statice nu au o importanță deosebită în emisia și recepția semnalului vocal.

Figura 2.9. Convertorul D-A cu semn, metoda inversării curentului.

Perechea de tranzistoare , formează un etaj diferențial care lucrează în comutație iar amplificatorul operațional de la ieșire face scăderea . Metoda însumării curenților nu este aplicabilă în cazul convertorului analog-digital cu compresie. Comparând figurile 2.8 și 2.9 se observă că la metoda inversării curentului se câștigă un bit.

=== cap3 ===

CAPITOLUL III

PROIECTARE CONVERTOR NUMERIC- ANALOG CU EXPANSIUNE

Proiectare circuit de conversie numeric-analog cu expansiune

Schema circuituilui care realizează conversia numeric-analogică cu expansiune conține două circuite integrate DAC-08, un decodificator 3 la 8 biți, un registru paralel și o oglindă de curent.

Figura 3.1. Schema electrică

Curentul de ieșire din oglinda de curent reprezintă IREF pentru al doilea DAC-08.

Acest circuit a rămas în fază de proiectare deoarece, prin testarea integratelor DAC-08 cu circuitul de testare pe care l-am proiectat și pe care-l voi prezenta în cele ce urmează, am găsit un singur integrat DAC-08 cu o funcționare corectă.

Circuit de testare pentru DAC-08

Prezentarea circuitului DAC-08

Circuitul integrat DAC – 08 este un convertor de 8 biți. Circuitul are o precizie de 0,19% suficientă pentru aplicațiile industriale obișnuite. Fiind un circuit de viteză (timp de stabilire de ordinul a 100ns) poate fi utilizat la achiziții de date pentru controlul proceselor industriale și prelucrări numerice.

Versalitatea în utilizare este justificată și de posibilitatea interfațării cu orice tip de logică (TTL, CMOS), de gama largă a tensiunilor de alimentare 4,5 V – 18 V ce pot fi nesimetrice, precum și de consumul redus ( de numai 33 mW la o tensiune de alimentare de 5 V) independent de stările celor 8 biți din intrările logice.

Schema bloc a convertorului DAC-08 este indicată în figura 3.1.

Circuitul are două ieșiri de curent notate I0 și Î0 . Acești curenți au proprietatea că

255

suma lor este constantă și egală cu IREF, unde IREF este curentul impus din

256

exterior care intră în terminalul 14; ei sunt furnizați de blocul COMUTATOARE CURENȚI , obținându-se prin însumarea curenților de ieșire fiecăruia din cele opt comutatoare.

Curenții I1,…, I8 furnizați de blocul REȚEA PONDERE CURENȚI sunt o fracțiune crescătoare cu puterile lui 2 , din curentul IREF. Astfel:

Ik = IREF / 2K pentru k = 1 8. (3.1)

Acești curenți sunt aplicați la intrările celor opt comutatoare de curent.

Comutarea oricăruia din curenții I1,…,I8 spre ieșirea I0 sau Î0 se face în funcție de comanda logică L1,…L8 aferentă comutatorului respectiv. Comenzile Lk pentru cele opt comutatoare de curent sunt date de blocul INTERFAȚA COMENZII COMUTATOARE DE CURENT , care are rolul de separare între cei opt biți de comandă logică B1,…,B8 și blocul COMUTATOARE DE CURENT.

Figura 3.1. Schema bloc a circuitului integrat DAC-08

Astfel, în funcție de configurația logică a intrărilor B1,…,B8 se obține un curent I0 proporțional cu valoarea numerică a cuvântului binar format din cei opt biți. Valoarea maximă la ieșirea de curent I0 se obține atunci când toți curenții Ik sunt comutați în această ieșire.

Se obține:

8 8 255

I0 = Ik = IREF 1/2k = IREF (3.2)

K=1 k=1 256

Curentul de referință IREF ce reprezintă mărimea analogică din intrarea convertorului, este transferată către blocul REȚEA PONDERARE CURENȚI prin blocul AMP REF care este un repetor de curent realizat cu un amplificator operațional funcționând într-o buclă de reacție negativă de curent.

Curentul IREF este furnizat din exterior cu ajutorul unui generator de curent sau dintr-un generator de tensiune, VREF, și o rezistență, RREF, care determină valoarea curentului: VREF

IREF = . (3.3)

RREF

Rezistența conectată în intrarea VREF(-) este egală cu cea care determină valoarea curentului IREF (conectată în intrarea VREF(+)), având rolul să compenseze efectul curentului din intrarea VREF(+) asupra curentului I0 transferat către blocul REȚEA PONDERARE CURENȚI.

Polarizarea în curent constant a blocurilor componente ale convertorului este asigurată de blocul CIRCUIT POLARIZARE care furnizează curenții de polarizare necesari unei funcționări optime a întregului circuit integrat.

3.2.2. Cofigurația terminalelor

1. Tensiune control prag logic ( VLC ) 11. Intrare logică (B7 )

2. Curent în ieșirea complementară ( Î0 ) 12. Intrare logică bitul cel mai

3. Tensiune alimentare negativă ( V- ) puțin semnificativ (B8 )

4. Curent în ieșirea directă ( I0 ) 13. Tensiune alimentare pozitivă (V+ )

5. Intrare logică pentru bitul cel mai 14. Intrarea neinversoare a

semnificativ (B1 ) amplificatorului referinței

6. Intrare logică (B2 ) convertorului (VREF+)

7. Intrare logică (B3 ) 15. Intrarea inversoare a

8. Intrare logică (B4 ) amplificatorului referinței

9. Intrare logică (B5 ) convertorului (VREF- )

10. Intrare logică (B6 ) 16. Terminal pentru compensare în

frecvență

3.2.3. Funcționarea circuitului

Pentru o prezentare de principiu a funcționării circuitului vom folosi schema din figura 3.1.

Făcând abstracție, pentru moment, de problemele legate de împerecherea tranzistoarelor și considerând = , se observă că rețeaua de ponderare R – 2R conduce la relația:

IREF + IB+ = 256 I (3.4)

Dacă neglijăm curentul de intrare IB+, se obține:

I = IREF/256 (3.5)

Astfel, corespunzător stărilor celor opt intrări logice, curenții de ieșire (I0 respectiv Î0 ) constituie o combinație liniară a curenților generați de rețeaua de pondere: IREF/2, IREF/4, IREF/8, IREF/16, IREF/32, IREF/64, IREF/128, IREF/256.

Pentru ca rapoartele de divizare obținute prin rețeaua R – 2R să fie cât mai aproape de valorile ideale indicate mai sus este necesară o împerechere foarte bună a elementelor componente din rețeaua de pondere.

Precizia convertorului DAC-08 este dată de precizia rețelei R – 2R.

Blocul AMP – REF din schema bloc (vezi figura 3.1) conține un amplificator operațional cu intrare diferențială conectat în buclă de reacție negativă. Acestă buclă face ca intrările amplificatorului (terminalele 14 și 15) să fie practic la același potențial.

Cele opt semnale logice ce acționează la terminalele 5, 6,…, 12 se aplică pe una din intrările celor opt etaje diferențiale; cealaltă intrare a acestora este conectată la un potențial constant egal cu V1 + 1,3V (V1 este potențialul de c.c. fixat din exterior la terminalul 1, iar valoarea de 1,3V reprezintă tensiunea pe cele două diode polarizate de un generator de curent constant ). Tensiunea V1 se alege astfel încât:

V1 + 1,3V = (VHmin + VLmax )/2 (3.6)

unde VHmin și VLmax sunt tensiunile minimă respectiv maximă pentru nivelele de 1 logic și 0 logic; în cazul nivelelor TTL va rezulta V1 = 0.

Cele opt etaje diferențiale formează interfața cu comutatoarele de curent formate, la rândul lor, de asemenea, din opt etaje diferențiale. Comandate de cele opt semnale din intrările logice, etajele diferențiale trimit comenzi în circuit pentru comutatoarele de curent, dezechilibrând etajele diferențiale de comutare ce intră în alcătuirea lor astfel încât transferă curenții ponderați din emitoare pe ramura corespunzătoare curentului de ieșire I0 sau pe ramura pentru Î0 după cum semnalul logic este 1 sau 0.

3.2.4. Proiectare circuit de testare pentru DAC-08

Deși acest circuit integrat comportă o schemă de testare destul de complexă, există posibilitatea pentru utilizator să verifice funcționarea circuitului în schemele de aplicație cel mai des întâlnite.

Figura 3.2. Schema circuitului de testare pentru DAC-08

Secvența logică a intrărilor convertorului este generată de două numărătoare binare reversibile (CDB 4193E) care vor determina o tensiune crescătoare în trepte la ieșirea convertorului D/A.

Clockul pentru numărător este preluat de la un generator de semnal.

Comutatorul selectează modul de numărare al celor două numărătoare: crescător sau descrescător.

Semnalul Carry al primului numărător este clock pentru cel de-al doilea.

Amplitudinea vârf la vârf se reglează prin intermediul potențiometrului din intrarea de referință (pinul 14).

Condensatorul C3 (între pinii 3 și 16) asigură compensarea în frecvență amplificatorului referinței din convertorul DAC-08.

Acest convertor are ieșiri complementare de curent cu o excursie largă de tensiune, permițând existența unor tensiuni diferențiale la ieșire de 20V. Diferența foarte mică între valoarea curentului de referință și valoarea curentului de ieșire la capat de scală , mai putin de LSB (cel mai puțin semnificativ bit) elimină ajustările pentru capăt de scală în cele mai multe cazuri . De asemenea , neliniaritățiile foarte mici , sub 0,1% , pe domeniul de temperatură minimizează eroarea totală din diferite surse .

Ieșirile complementare în curent verifică relația :

I0 +Î0 = IFS (3.7)

Curentul de ieșire directă apare atunci când se aplică 1 logic pe intrările logice. Când numărul binar corespunzător celor opt intrări logice crește, curentul I0 crește proporțional (cazul unui convertor de logică pozitivă), iar curentul Î0 descrește proporțional (cazul unui convertor de logică negativă). Dacă se aplică 0 logic pe intrările logice, curentul I0 este anulat , iar Î0 este egal cu IFS. Când numărul binar pentru cele opt intări descrește, curentul Î0 crește proporțional (cazul unui convertor de logică negativă), iar curentul I0 descrește proporțional (cazul unui convertor de logică pozitivă). Ambele ieșiri pot fi folosite simultan. Dacă una din ieșiri nu este folosită, trebuie conectată la masă sau la in punct capabil să genereze curentul IFS.

Cele două ieșiri ale convertorului sunt generatoare de curent care primesc curent; de aceea terminalele corespunzătoare 4 și 2 nu trebuie lăsate neconectate.

Pentru alimentare s-a realizat un circuit cu diode de protecție. Condensatoarele din circuitul de alimentare de ordinul 50-100F au fost folosite în scopul eliminării oscilațiilor.

Circuitul de testare s-a realizat pe cablaj de test, iar circuitul de alimentare s-a proiectat în Eagle.

Cablajul pentu circuitul de alimentare

=== cap4 ===

CAPITOLUL IV

PROIECTAREA CONVERTORULUI DIGITAL-ANALOG CU SEMN

Schema circuitului este realizată din: un comparator LM393, un bloc care face conversia tensiune-curent, un scăzător de curent și un bloc pentru eșantionare și memorare.

Figura4.1. Schema electrică a convertorului D/A cu semn

Comparatorul LM 393 este un comparator dual, adică este format din două comparatoare independente și un etaj comun de alimentare. Cele două diode D1 și D2 sunt referință pentru comparator (tensiune de 1,2V) și cu ajutorul lor se realizează compatibilitatea TTL. Rezistența R1 s-a ales de 5 astfel încât prin diodele D1 și D2 să treacă un curent mediu.

Convertorul tensiune-curent

Convertorul tensiune-curent este realizat cu ajutorul unui amplificator operațional constituit din circuitul LM 201 și două tranzistoare de tip BC109.

Figura 4.2. Schema convertorului tensiune-curent

Tensiunea de 0..+5V și rezistențele R11 și R12 determină curentul ce va reprezenta curentul de colector al tranzistorului T4. Aproximăm curenții de colector ca fiind egali cu cei din emitor și rezultă:

Uo = tensiunea de ieșire din amplificatorul operațional

U = 1,8V reprezintă căderea de tensiune în sens direct pe diodele D1 ,D2 ,D3.

Dar = și alegând R4=R5=1KΩ se obține . Cu presupunerea anterioară vom obține curentul de colector al lui T4 care este chiar I calculat cu formula 2.

D1, D2, D3 se aleg de tipul 1N4148.

Circuitul integrat LM 201 este compensat în frecvență cu un condensator C2 = 47pF, conectat în exterior între pinii 1 și 8. Rolul acestui condensator este să introducă un pol dominant care să asigure amplificatorului operațional stabilitatea necesară funcționării în buclă închisă.

Deoarece fabricantul nu dă o formulă care să permită un calcul al condensatorului de compensare în funcție de amplificarea în buclă închisă, valoarea optimă a capacității C2 se stabilește experimental.

Circuitul de comutație pentru curent se realizează cu tranzistoareleT1 și T2. Când T1 este blocat comută T2 , iar când T2 este blocat comută T1 .

Scăzătorul de curenți

Amplificatorul operațional LM 301 este în configurația de scăzător. Circuitul scăzător este utilizat în situațiile în care semnalul util este cules diferențial, pentru a evita amplificarea semnalului perturbator, care intervine în mod egal pe ambele intrări, deci sus formă de semnal de mod comun.

Figura 4.3. Scazător de curenți

V+ = I2R

V- = V+ (4.2)

Ve = V+ – RI1 = R (I2 –I1)

Deoarece s-au ales rezistențele egale R9 = R10 = 4,3k, curentul de ieșire

este egală cu diferența celor doi curenți de la intrare.

4.3 Circuitul de eșantionare și memorare

Circuitul de eșantionare și memorare este format din tranzistorul ROS 01 și repetorul pentru adaptor de impedanță LF356.

Figura 4.4. Circuit de memorare și eșantionare

Când tranzistorul ROS-01 este saturat, condensatorul se încarcă și la ieșirea repetorului va fi o tensiune egală cu tensiunea de ieșire a scăzătorului de curent.

Cânt tranzistorul ROS-01 este blocat, la intrarea în repetor va fi tensiunea cu care s-a încărcat condensatorul înaintea blocării tranzistorului. Practic memorarea seste realizată de condensatorul C4.

Comparatorul de tensiune folosit este de tipul LM311. Acest circuit prezintă avantajul că este disponibil și emitorul tranzistorului final ceea ce crește flexibilitatea utilizării circuitului integrat. Este utilizat atunci când se dorește la ieșire un semnal digital.

Figura 4.4. Comparator de tensiune

Tranzistorul final lucrează în comutație și are două stări: blocat (comutator deschis) și saturat (comutator închis):

Dacă Vp < Vn, atunci tranzistorul final este saturat și neglijând tensiunea de saturație, se poate scrie: Vo=VOL=VEE, deci Vo= ’L’;

Dacă Vp > Vn, tranzistorul final este blocat și se poate scrie Vo=VOH=VCC, deci Vo= ’H’.

unde:

Vo = VOL = VEE = +15V

Vo = VOH = VCC = -15V

Semnalul de la ieșirea comparatorului de tensiune este un semnal digital nestandard (nu este specific nici uneia din familiile logice TTL, nMOS și CMOS).

Convertorul digital-analogic cu semn este utilizat la ieșirea dintr-un circuit ligic combinațional și reprezintă un bloc component al unuei lucrări începută anterior. Pentru că în demonstrarea funcționării convertorului digital-analogic cu semn voi folosi și acest circuit, voi prezenta succint blocurile componente.

RAS

Figura 4.5. Circuitul logic combinațional

În circuitul care realizează expansiunea digitală a cuvântului de cod de 8 biți la 13 biți reprezentată în figura 4.5., semnalele de intrare sunt preluate de la cele 8 multiplexoare cu două intrări și o ieșire. Circuitul se compune din 12 multiplexoare cu 8 intrări de tip SN74151. Aceste circuite integrate au trei intrări de comandă notate A, B, și C și pentru aceste intrări de selecție, datele de pe intrările multiplexoarelor sunt furnizate la ieșire. Înțelegerea funcționării circuitului va fi simplificată dacă se precizează că o linie din tabel reprezintă un segment din legea A de conversie, în timp ce o coloană corespunde unui circuit integratde tipul SN74151.

Proiectarea convertorului – numeric cu semn s-a realizat în Eagle.

Figura 4.6. Cablajul pentru CNA cu semn